[VHDL编程] finite-state-machine

说明：有限状态机，程序基本框架，需用户自行添加状态转换条件等-finite state machine
<谢谢> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] asynchronous-counter

说明：4个触发器构成的异步计数器,采用VHDL语言描述-asynchronous counter
<谢谢> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] encoder-and-decoder

说明：编码器和译码器，包含一个8线-3线优先编码器和一个3线-8线译码器。-encoder and decoder
<谢谢> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] digital-clock

说明：数字时钟程序，实现年月日时分秒的计时，用于Altera 内置处理器-digital clock
<谢谢> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] 8b10b_encdec_latest.tar

说明：this a vhdl code to simulate 8b/10b encoder and decoder with a test bench-this is a vhdl code to simulate 8b/10b encoder and decoder with a test bench
<zaki-sammani> 在 2024-10-12 上传 | 大小：135168 | 下载：0

[VHDL编程] verilog-juanjima

说明：卷积码是一种重要的前向纠错信道编码方式，其纠错性能常常优于分组码，且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog  HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块，译码器采用全并行结构，译码速度快-Convolutional code is an important forward error correcti
<邓博于、> 在 2024-10-12 上传 | 大小：10240 | 下载：1

[VHDL编程] FPGA_number_display

说明：FPGA控制4个7段数码管动态显示，可以为FPGA其他实验做校验中间结果使用-FPGA control 4 LED segment displays to dynamic display, can be used for FPGA other experiments to do check the results of the middle
<毕先生> 在 2024-10-12 上传 | 大小：5741568 | 下载：0

[VHDL编程] simProcessorEx

说明：一个简单微处理器内核的VHDL程序，包含源代码（位于Source目录内）及ModelSim仿真代码（位于testBench目录内）。使用该内核进行一个功能验证程序（位于simProc_test目录内）-a simple processor core program and test code based on VHDL language
<顾庆水> 在 2024-10-12 上传 | 大小：5647360 | 下载：0

[VHDL编程] stopWatch

说明：基于VHDL语言数字秒表的实现！使用模块化的设计，包含详细设计说明文档。可在DE2-115开发板上进行验证！-digital stop watch based on VHDL language
<顾庆水> 在 2024-10-12 上传 | 大小：493568 | 下载：0

[VHDL编程] SignalTap-II-instruction

说明：对于学习FPGA的同学来说仿真是必不可少的流程 但是仿真的方法signal tap是必须掌握的-For students learning FPGA simulation is an essential process but the simulation method tap signal is a must
<Gent Liu> 在 2024-10-12 上传 | 大小：495616 | 下载：0

[VHDL编程] led_water_keyctrl

说明：对于学习FPGA的同学来说按键控制流水灯是必不可少的流程 但是通常将两者配合起来使用是很重要的-It is essential for students to learn the FPGA key control water lamp is the essential process but it is very important to use the combination of the two.
<Gent Liu> 在 2024-10-12 上传 | 大小：3212288 | 下载：0

[VHDL编程] counter_seg_code

说明：对于学习FPGA的同学来说计算器分频是必不可少的流程 但是通常将两者配合起来使用是很重要的-It is essential for students to learn FPGA to divide the calculator, but it is important to use them together.
<Gent Liu> 在 2024-10-12 上传 | 大小：3072 | 下载：0