资源列表

« 1 2 ... .13 .14 .15 .16 .17 3918.19 .20 .21 .22 .23 ... 4311 »

[VHDL编程sine_pwm_gen

说明:Sine PWM Generator for a sine frequency of 0..255Hz. Signal to a two phase mode is available-Sine PWM Generator for a sine frequency of 0..255Hz. Signal to a two phase mode is available
<Alex> 在 2024-11-16 上传 | 大小:5kb | 下载:0

[VHDL编程ADC-ADS7230

说明:ADC ADS7230 - ADC module in VHDL for ADS 7230 (Texas Instruments)
<Alex> 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程1

说明:使用89C51单片机制作简易信号发生器,可以实现4种波形。正弦波,锯齿波,方波,三角波。信号频率1HZ—10KHZ-Use 89C51 microcontroller production of simple signal generator, can achieve four waveforms. Sine, sawtooth, square, triangle wave. Signal frequency 1HZ-10KHZ
<吴晓宸> 在 2024-11-16 上传 | 大小:4kb | 下载:0

[VHDL编程yi

说明:可以左移右移的移位寄存器,包含复位端、预置数端,可控制左移或右移,八位led灯显示。-shifting register
<lily> 在 2024-11-16 上传 | 大小:4.2mb | 下载:0

[VHDL编程99multiply

说明:99乘法表,VHDL编写,原理图和代码齐全,仿真和DE2板子都经过测试,可成功运行-99 multiplication table, write by VHDL, simulation and DE2 board have been tested to run successfully
<yang> 在 2024-11-16 上传 | 大小:1.19mb | 下载:0

[VHDL编程NoSocAdau1761_zyz

说明:在Zedboard上测试Adau1761录放音 郑郁正 1. 这个项目来自网上:Zedboard_d base_project。 2. 项目不是vivado工程,而是ise工程。 3. 项目的功能是将PC机播放的声音从Zedboard的Line In声音口输入,从耳机口输出。 4. 不支持话筒输入,也就是Micphone不起作用。 5. 不支持LineOut喇叭口输出。 6. 输出音量可以通过sw0、s
<郑郁正> 在 2024-11-16 上传 | 大小:1.15mb | 下载:0

[VHDL编程dds

说明:DDS signal generator, the compression bag is a project, a full set of DDS signal generator, contains the mif file and so on
<d232> 在 2024-11-16 上传 | 大小:11.28mb | 下载:0

[VHDL编程FPGA-FIR

说明:基于Xilinx FPGA实现的系数可装载数字滤波器源代码
<楚轩> 在 2024-11-16 上传 | 大小:2.95mb | 下载:0

[VHDL编程Gen_Square

说明:利用DDS技术产生100~1MHz的方波 利用DDS技术产生100~1MHz的方波-generate 100Hz ~ 1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL
<xuejing> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程example_modbus

说明:基于FPGA下的MODBUS通信驱动程序(RS-232通讯程序)-Based on MODBUS communication driver (RS232 communication program) FPGA under
<朱鹏> 在 2024-11-16 上传 | 大小:511kb | 下载:0

[VHDL编程fir-filter

说明:基于Verilogfir 滤波器,含低通、带通-a fir filter base on FPGA verilog software
<LIU WEI> 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程MATRIX

说明:矩阵相乘,可用于滤波器调试,可在工程中直接添加-Matrix multiplication can be used for debugging filter can be added directly in the project
<陈俊龙> 在 2024-11-16 上传 | 大小:1kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 3918.19 .20 .21 .22 .23 ... 4311 »

源码中国 www.ymcn.org