[VHDL编程] verilogdesign

说明：包含大量得实例,用于学习verilog语言.-Contains a large number of examples for learning Verilog language.
<dong> 在 2024-11-19 上传 | 大小：347kb | 下载：0

[VHDL编程] bcd2

说明：二位BCD码加法器 加数与被加数都是2进制。输出和为10进制。 结果显示在LED上。-Code 2 BCD adder with the summand summand are 2 hexadecimal. Output and 10 hexadecimal. The results showed that in the LED on.
<刘锐> 在 2024-11-19 上传 | 大小：8kb | 下载：0

[VHDL编程] UART

说明：VHDL实现UART通信,包括发送和接叫程序，使用方便-VHDL realize UART communications, including sending and then call the procedure, ease of use
<fdf> 在 2024-11-19 上传 | 大小：8kb | 下载：0

[VHDL编程] firOK

说明：fir滤波器的设计，此滤波器 Fs为44kHz,Fc为10.4kHz。-fir filter design, this filter Fs for 44kHz, Fc for 10.4kHz.
<fdf> 在 2024-11-19 上传 | 大小：964kb | 下载：0

[VHDL编程] ADI_pll_Set

说明：VHDL编写的ADI锁相环控制程序，可以调试ADI锁相环的相关系列十几个型号。引脚命名和锁相环相关控制引脚对应。-VHDL prepared ADI PLL control procedures, you can debug ADI PLL related series more than a dozen models. Pin naming and PLL control pin for the corresponding corre
<M> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] wsmcu51btl_exe

说明：VHDLram控制器vhdl程序lib_06.zip-VHDL procedures VHDLram controller lib_06.zip
<刘林> 在 2024-11-19 上传 | 大小：5kb | 下载：0

[VHDL编程] MuISP10

说明：VHDL例子程序列多达二十几个对初学都有很大帮助-VHDL example of the procedure as many as twenty out several of the beginner there are very helpful
<刘林> 在 2024-11-19 上传 | 大小：46kb | 下载：0

[VHDL编程] VHDL

说明：1、正常的计时功能：即具有二十四小时计时功能 2、正常的显示功能 3、正常的调时功能 4、闹钟定时功能 5、整点报时功能 -1, the normal timing functions: that is, with 24 hours timer function 2, the normal display 3, the normal transfer function 4 hours, alarm clock tim
<杨雄> 在 2024-11-19 上传 | 大小：494kb | 下载：0

[VHDL编程] source

说明：《Verilog HDL程序设计教程》源代码
<JI LIU> 在 2024-11-19 上传 | 大小：156kb | 下载：0

[VHDL编程] FUNDAMENTALSOFDIGITALLOGICWITHVERILOGDESIGN

说明：FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN 将verilog和数电很好的结合在一起讲解-FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN Verilog and several will be a very good combination of power on
<赵博> 在 2024-11-19 上传 | 大小：6.49mb | 下载：0

[VHDL编程] bc_6

说明：实现6位数据宽度的并串转换，编译和仿真完美实现,编程环境Quartus.
<kehaiying> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog5

说明：多工器ｖｅｒｉｌｏｇ設計1對多快速解碼提供控制功能-1 multiplexer Verilog design of multi-control functions to provide fast decoding
<蔡宗翰> 在 2024-11-19 上传 | 大小：239kb | 下载：0