[VHDL编程] multi8x8

说明：实现了VHDL乘法器，8位乘法操作的完成-VHDL realize a multiplier, an 8-bit multiplication operation completed
<zxzx> 在 2024-11-19 上传 | 大小：3kb | 下载：0

[VHDL编程] xor_mul

说明：使用列表法，VHDL语言实现的基于多项式基的有限域乘法器，用于AES算法等对有限域乘法有要求的算法-The use of a list of law, VHDL language based polynomial-based finite field multiplier, for the AES algorithm, such as finite field multiplication algorithm has requested
<zxzx> 在 2024-11-19 上传 | 大小：189kb | 下载：0

[VHDL编程] Verilog

说明：Verilog教程，讲述Verilog在cpld/fpga中从设计到仿真全过程。-Verilog tutorial, Verilog described in cpld/fpga simulation from the design to the entire process.
<pangyugang> 在 2024-11-19 上传 | 大小：2.36mb | 下载：0

[VHDL编程] ISE_chinese_user_guide

说明：Xilinx—ISE的中文使用说明，写的很简单，但对于入门者很实用。看过市面上很多Xilinx的书，发现很多都是在这本书的基础上稍加改写，。
<joan> 在 2024-11-19 上传 | 大小：894kb | 下载：0

[VHDL编程] cic_4_dec

说明：实现4倍抽取的CIC抽取滤波器模块的Verilog实现，在对数据进行抽取之前，首先进行滤波-Extracted 4 times realize CIC decimation filter module Verilog realize that in the data collected before the first filter
<楚鹤> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] constraint_design_and_timing_analysis

说明：关于Xilinx_ISE环境下，约束设计和时序分析的应用指南，蛮实用的-On Xilinx_ISE circumstances, bound by the design and timing analysis application guide, very practical
<joan> 在 2024-11-19 上传 | 大小：953kb | 下载：0

[VHDL编程] ISE_assistant_design_tool

说明：Xilinx－ISE辅助设计工具的中文使用说明，包括IP核生成器，布局布线器，FPGA底层编辑器，时序分析器，集成化逻辑分析工具，功率分析工具-Xilinx-ISE-aided design tools for use in Chinese, including the IP core generator, layout router, FPGA Editor bottom, timing analyzer, integrated lo
<joan> 在 2024-11-19 上传 | 大小：1.52mb | 下载：0

[VHDL编程] PPT_timing-constraint

说明：PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果
<joan> 在 2024-11-19 上传 | 大小：601kb | 下载：0

[VHDL编程] Implementing_Floating-Point_DSP

说明：For developers using FPGAs for the implementation of floating-point DSP functions, one key challenge is how to decompose the computation algorithm into sequences of parallel hardware processes while efficiently
<joan> 在 2024-11-19 上传 | 大小：130kb | 下载：0

[VHDL编程] eda

说明：消抖程序，已经通过软件仿真，验证通过，并在试验箱上下载成功，可以达到预期的效果-Buffeting extinction procedures have been adopted by software simulation, verification is passed, and in chamber downloaded successfully, you can achieve the desired results
<xu> 在 2024-11-19 上传 | 大小：640kb | 下载：0

[VHDL编程] RiscCpu

说明：4位RISC指令CPU源码,需要的朋友可以看看!-4 RISC instructions CPU source, can look at the Friend in need!
<陈谦> 在 2024-11-19 上传 | 大小：9kb | 下载：0

[VHDL编程] FPGA

说明：FPGA控制VGA接口显示汉字!VHDL源码!喜欢的朋友可以看看!-FPGA control interface VGA display Chinese characters! VHDL source! Favorite friends can see!
<陈谦> 在 2024-11-19 上传 | 大小：2kb | 下载：0