[VHDL编程] verlog2

说明：VHDL语言的资料.课本讲解.对于各种编码规则都有介诏-VHDL language information. Textbooks explain. For a variety of encoding rules are referred to Chao
<文敏> 在 2024-11-19 上传 | 大小：1.3mb | 下载：0

[VHDL编程] ofdm

说明：正交频分复用的硬件描述语言实现，atera环境-Orthogonal frequency division multiplexing realize the hardware descr iption language, atera environment
<王强强> 在 2024-11-19 上传 | 大小：2.01mb | 下载：0

[VHDL编程] tanchishe

说明：用VHDL语言编程在EPM7128SLC8—15数电实验开发板上实现贪吃蛇游戏，附有EPM7128SLC8—15数电实验开发板的样图-Using VHDL language programming EPM7128SLC8-15 in a few experiments to develop on-board electric realize Snake game, with a few electric EPM7128SLC8-15 d
<works he> 在 2024-11-19 上传 | 大小：1.03mb | 下载：0

[VHDL编程] serial-configuration-device(epcs1-epcs4)

说明：在FPGA 开发过程中会遇到配制芯片选择的问题,这里介绍的串行配置器件,成本低,性能高-In the FPGA development process will encounter the problem of choice of the preparation of chips, where introduction of serial configuration devices, low cost, high-performance
<sun huaiming> 在 2024-11-19 上传 | 大小：196kb | 下载：0

[VHDL编程] quartusii_handbook

说明：quartusii 的开发手册,方便quartusii学习-quartusii the development of manuals to facilitate learning quartusii
<sun huaiming> 在 2024-11-19 上传 | 大小：21.09mb | 下载：0

[VHDL编程] ep2c5-pininformation

说明：
<sun huaiming> 在 2024-11-19 上传 | 大小：84kb | 下载：0

[VHDL编程] ByteBlasterII

说明：介绍ByteBlastrII(FPGA下载电路接口)的电路设计,按照电路图自己设计,已经试过,能用.好不容易找来的.Altera原装下载线卖1K多呢-Introduction ByteBlastrII (FPGA download circuit interface) circuit design, in accordance with circuit design, has been tried, can be used. Final
<sun huaiming> 在 2024-11-19 上传 | 大小：120kb | 下载：0

[VHDL编程] verilog

说明：本文是学习硬件描述语言verilog的必备经典.-This is the Verilog hardware descr iption language learning essential classic.
<田园> 在 2024-11-19 上传 | 大小：458kb | 下载：0

[VHDL编程] ref-sqroot

说明：開平方根IP將sqroot_license.txt中的FEATURE 6AF8_0048 alterad 0000.00 permanent uncounted 4A689178551B VENDOR_STRING=gl15kdhm5gUPkJD7iM82mn$$ HOSTID=ANY加入就可以使用了！-The square root of IP will be open sqroot_license.txt in FEATURE 6
<lin> 在 2024-11-19 上传 | 大小：39kb | 下载：0

[VHDL编程] rece_7E

说明：HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写-HDLC control began to receive data to the zero mark 7E and modules for use in FPGA and E1 phase, Verilog HDL language
<刘彻> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdlsample

说明：很多VHDL的例子， 很多VHDL的例子，-VHDL example of many, many examples of VHDL,
<aaa> 在 2024-11-19 上传 | 大小：165kb | 下载：0

[VHDL编程] VHDL_8051

说明：一个用VHDL写的8051的内核,希望对学习IC设计的同仁有所帮助.-Use VHDL to write a 8051 core, and they hope to learn IC design Tongren help.
<king> 在 2024-11-19 上传 | 大小：394kb | 下载：0