[VHDL编程] Modelsim

说明：学习MOdelsim的最好的学习资料，能够了解MOdelsim的教程资料。建议珍藏，MOdelsim初学者必备-MOdelsim study of the best learning materials, can understand the MOdelsim tutorial information. Recommended collection, essential for beginners MOdelsim
<的说法> 在 2025-01-20 上传 | 大小：5.02mb | 下载：0

[VHDL编程] jj

说明：电子工程师学习的最好的学习资料，能够了解电子设计必学软件资料。建议珍藏，电子设计初学者必备-Electronic engineers to learn the best learning materials, to understand the electronic design will learn software data. Recommended collection, electronic design for beginne
<的说法> 在 2025-01-20 上传 | 大小：421kb | 下载：0

[VHDL编程] fangbofenpin

说明：基于CPLD分开发板所实现的1KHz方波的输出-The output of the development board CPLD implemented based 1KHz square wave
<徐浩> 在 2025-01-20 上传 | 大小：260kb | 下载：0

[VHDL编程] threelift

说明：（1）、每层电梯入口处设有上下请求开关，电梯内设有顾客到达层次的停站开关。 （2）、设有电梯入口处位置指示装置及电梯运行模式(上升或下降)指示装置。 （3）、电梯每秒升(降)一层楼。 （4）、电梯到达有停站请求的楼层，经过 1 秒电梯门打开，开门指示灯亮，开门 4 秒后，电梯门关闭(开门指 示灯灭)，电梯继续进行，直至执行完最后一个请求信号后停留在当前层。 、能记忆电梯内外所有请求，并按照电梯运行规则按顺序响应，每个请
<范志浩> 在 2025-01-20 上传 | 大小：2.14mb | 下载：0

[VHDL编程] trafficlight

说明：一个简单的交通灯的verilog语言的描述，对于新手来说较为适合学习-this is a easy VHDL code for a newer in learning VHDL,it supply with a simple code that describes traffic light
<枫林不爱晚> 在 2025-01-20 上传 | 大小：10kb | 下载：0

[VHDL编程] I2C

说明：IIC总线接口模块,完成数据交互，非常实用，也可以作为一个初学者学习程序-IIC bus
<guangngqiang> 在 2025-01-20 上传 | 大小：5kb | 下载：0

[VHDL编程] USB2.0

说明：完整的用VERILOG语言开发的USB2[1].0 IP核源代码，包括文档、仿真文件-USB2 module
<guangngqiang> 在 2025-01-20 上传 | 大小：215kb | 下载：0

[VHDL编程] CRC

说明：CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-C
<guangngqiang> 在 2025-01-20 上传 | 大小：10kb | 下载：0

[VHDL编程] 2ASK

说明：使用altera的FPGA实现2ASK的调制与解调，内含详细注释与完整工程-FPGA implementation using Altera modulation and demodulation of 2ASK, containing detailed notes and complete project
<汪少锋> 在 2025-01-20 上传 | 大小：57kb | 下载：0

[VHDL编程] cic_cq

说明：在altera平台用verilog硬件描述语言实现cic抽取滤波，包含完整的工程代码，已经仿真通过，可以直接用于实践-In the Altera platform using Verilog hardware descr iption language CIC decimation filter, contains the complete project code, has been adopted by simulation, ca
<汪少锋> 在 2025-01-20 上传 | 大小：1.13mb | 下载：0

[VHDL编程] cic_cz

说明： 在altera平台用verilog硬件描述语言实现cic插值滤波，在modelsim软件中仿真通过，包含完整的工程代码，可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, inc
<汪少锋> 在 2025-01-20 上传 | 大小：1.04mb | 下载：0

[VHDL编程] dds

说明：在altera的FPGA上实现直接数字频率合成，即用verilog实现DDS，输出正弦波形，在modelsim软件中仿真通过，已包含所有代码和工程以及二进制流文件。-The realization of direct digital frequency synthesis in the Altera FPGA, which is implemented by Verilog DDS, the output sine wave, thro
<汪少锋> 在 2025-01-20 上传 | 大小：678kb | 下载：0