[VHDL编程] ping_pang

说明：编写的乒乓球游戏程序，包括原文件和仿真文件等，注释详细-Writing table tennis games, including the original files and simulation files, detailed notes
<john> 在 2025-04-05 上传 | 大小：543kb | 下载：0

[VHDL编程] shop

说明：编写的零售机程序，包括原文件和仿真文件等，注释详细-Retail written procedures, including the original files and simulation files, detailed notes
<john> 在 2025-04-05 上传 | 大小：966kb | 下载：0

[VHDL编程] taxi_top

说明：编写的出租车计费器程序，包括原文件和仿真文件等，注释详细-Taxi meter written procedures, including the original files and simulation files, detailed notes
<john> 在 2025-04-05 上传 | 大小：5kb | 下载：0

[VHDL编程] cetvrtak13

说明：8通道示波器，采用DE2-115FPGA综合，带有RS232连接，VGA驱动，IR驱动。用verilog编写。-8-channel oscilloscope, using DE2-115FPGA integrated with RS232 connection, VGA driver, IR driver. Written in verilog.
<潘继汉> 在 2025-04-05 上传 | 大小：457kb | 下载：0

[VHDL编程] NoisCPU

说明：这个是nios cpu的一个完整的已经验证过的源程序和相关文件-This is a complete nios cpu has tested the source code and related documentation
<warwime> 在 2025-04-05 上传 | 大小：3.85mb | 下载：0

[VHDL编程] ALU_finished

说明：8bit四级流水ALU 其中有乘法器除法器加法器减法器开方 移位逻辑运算等等通过顶层来控制选择输出需要的运算值-8bit four water which has a multiplier divider ALU adder subtracter prescribing controlled shift logic operations so operators need to select the output value by th
<> 在 2025-04-05 上传 | 大小：3.73mb | 下载：0

[VHDL编程] clock_end

说明：基于Quartus II 9.0 的电子时钟，用VHDL语言编写，显示时钟，星期等，可以调整。-Quartus II 9.0-based electronic clock, using VHDL language, display clock, week, etc., can be adjusted.
<严科> 在 2025-04-05 上传 | 大小：968kb | 下载：0

[VHDL编程] pid

说明：基于FPGA的PID控制器的设计 VHDL源码-Design of PID controller based on FPGA VHDL source code
<赵晓航> 在 2025-04-05 上传 | 大小：1.71mb | 下载：0

[VHDL编程] set_abl_clk_i

说明：this a set_able_clock. like some in auto mobile.-this is a set_able_clock. like some in auto mobile.
<mkr> 在 2025-04-05 上传 | 大小：163kb | 下载：0

[VHDL编程] a_multipl_b

说明：this a multipelier that multiple 2 number in 8 bit.-this is a multipelier that multiple 2 number in 8 bit.
<mkr> 在 2025-04-05 上传 | 大小：229kb | 下载：0

[VHDL编程] a_sum_b

说明：this is a 2 bit adder for xilinx with ise 9.2
<mkr> 在 2025-04-05 上传 | 大小：286kb | 下载：0

[VHDL编程] divideer_2

说明：this is a 2 bit divider for xilinx whit ise 9.2
<mkr> 在 2025-04-05 上传 | 大小：745kb | 下载：0