[VHDL编程] AD

说明：控制AD7934的信号verilog,控制AD7934的信号verilog-control the ad7934
<倪日文> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] monitoringV5

说明：文件的FPGA是基于Xilinx ISE写的，所用开发板为zedboard7020 484系列，完成的功能为：读取XADC里的温度，VCC，并存储到RAM中，通过流水灯实现翻看，读取等功能.-Document is based on Xilinx ISE FPGA wrote, the use of development board for zedboard7020 484 series, completed functions: r
<zhangtingting> 在 2025-01-20 上传 | 大小：5.84mb | 下载：0

[VHDL编程] B2BCD

说明：基于VHDL的二进制转BCD码，简单高效，占用资源少，是国外一本最新书籍提倡的一种写法。-Binary switch based on VHDL BCD code, a simple and efficient method of resource usage, less is foreign advocates a kind of writing a new book.
<张瀚元> 在 2025-01-20 上传 | 大小：169kb | 下载：0

[VHDL编程] yibufifo

说明：讲诉fifo配置设计中，一些程序例程，仅供参考，相互学习一下-Recounts fifo configuration design, some routine, for reference, to learn about each other
<zhaozhiqiang > 在 2025-01-20 上传 | 大小：1.37mb | 下载：0

[VHDL编程] VGA

说明：在分辨率为800 * 600的VGA显示器的行和场各显示一个边长为100的正方形方块移动。 -In a resolution of 800* 600 VGA display of line and field shows a side length is 100 square square of mobile.
<张瀚元> 在 2025-01-20 上传 | 大小：4.99mb | 下载：0

[VHDL编程] VGA_move

说明：在分辨率为800*600的VGA显示器的行和场各显示一个边长为100的正方形方块的移动。-In a resolution of 800* 600 VGA display line and field each shows a side length is 100 square square of mobile.
<张瀚元> 在 2025-01-20 上传 | 大小：4.99mb | 下载：0

[VHDL编程] LCD_counter

说明：xilinx spartan3E 开发板上LCD显示屏驱动，并显示周期为一分钟的计数器。-Xilinx spartan3E development board on the LCD display drive, and display the cycle counter for a minute.
<张瀚元> 在 2025-01-20 上传 | 大小：138kb | 下载：0

[VHDL编程] rotation_adjust

说明：xilinx spartan3E开发板上旋转按钮的驱动，利用旋钮旋转控制LED灯的亮暗程度，从灭到亮有10种不同的亮度。-Xilinx spartan3E development board rotate button on the drive, using the knob control LED lamp brightness level, there are 10 kinds of different from out to br
<张瀚元> 在 2025-01-20 上传 | 大小：200kb | 下载：0

[VHDL编程] Digitron_driver

说明：分模块描述的8位数码管驱动，在上面静态显示12345678.-Points module describes eight digital tube driver, in static display above 12345678.
<张瀚元> 在 2025-01-20 上传 | 大小：381kb | 下载：0

[VHDL编程] FIFO

说明：用VHDL语言写的FIFO IDT7205驱动程序。时序仿真无误！-VHDL language used to write the FIFO IDT7205 driver. Timing simulation is correct!
<曹操> 在 2025-01-20 上传 | 大小：394kb | 下载：0

[VHDL编程] Verilog_prj

说明：特权同学的CPLD学习版 Verilog和VHDL代码。含有仿真文件。-Learning Edition privileged students CPLD Verilog and VHDL code. Contains simulation files.
<宋磊> 在 2025-01-20 上传 | 大小：2.61mb | 下载：0

[VHDL编程] CLK_Detector-

说明：时钟（2m、34m、45m、58m、77m、155m)检测-CLOCK INCLUDING(2m、34m、45m、58m、77m、155m)DETECT
<dubiqin> 在 2025-01-20 上传 | 大小：1kb | 下载：0