资源列表

« 1 2 ... .43 .44 .45 .46 .47 3548.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程Introduction-_FPGA_mid3

说明:fpga的中级教程,中级3_数字电路提高,请认真学习-fpga intermediate tutorial, intermediate 3_ improve digital circuits, carefully study
<ykw> 在 2025-01-21 上传 | 大小:698kb | 下载:0

[VHDL编程Introduction-_FPGA_mid4

说明:fpga的中级教程,中级4_硬件描述语言,请认真学习-fpga intermediate tutorial, intermediate 4_ hardware descr iption language, to seriously study
<ykw> 在 2025-01-21 上传 | 大小:403kb | 下载:0

[VHDL编程clock-design-code-for-reference

说明:时钟设计参考代码(quartersII)-clock design code for reference
<祝伟杰> 在 2025-01-21 上传 | 大小:22kb | 下载:0

[VHDL编程biss_master_ad36_1217

说明:biss-c编码器读代码,测试好用,时钟要求40m -VHDL code about biss-c slave part.
<kiker> 在 2025-01-21 上传 | 大小:2kb | 下载:1

[VHDL编程project

说明:VHDL编写8*8LED点阵。实现显示,滚动字符。包含硬件部分PCB图。-VHDL, 8* 8LED lattice. Achieve the display, scrolling characters. Includes hardware part PCB.
<龙睿> 在 2025-01-21 上传 | 大小:1.32mb | 下载:0

[VHDL编程mouse_led

说明:mouse to led movements to realize where the x and y coordinates. After the first falling-edge tick and the rx-en signal are asserted, the FSMD shifts in the start bit and moves to the dps state. Since the received data
<hirrimi> 在 2025-01-21 上传 | 大小:331kb | 下载:0

[VHDL编程sssd

说明:MB CARD FPGA ENTERANCE FOR production lines to inc. process quality and monitoring process step by step phase for better under standing of manufac turing
<hirrimi> 在 2025-01-21 上传 | 大小:7kb | 下载:0

[VHDL编程ac97_latest.tar

说明:AC97 verilog source code
<jackey zhou> 在 2025-01-21 上传 | 大小:89kb | 下载:0

[VHDL编程time

说明:年月日时分秒计时器,基于VHDL的表,爱爱爱啊-YYMMDDHHMMSS timer
<孟祥> 在 2025-01-21 上传 | 大小:2.41mb | 下载:0

[VHDL编程audio_fft_vga

说明:代码使用Verilog HDL实现了使用WM8731对音频进行采样,并且使用ALTERA FPGA实现了频谱计算(FFT),在VGA上显示频谱。-Achieved using the Verilog HDL code using WM8731 audio sampling, and use ALTERA FPGA to achieve the calculated spectrum (FFT), shows the spectrum o
<Yang Lv> 在 2025-01-21 上传 | 大小:38kb | 下载:1

[VHDL编程fpga_fmsc

说明:本代码在FPGA上实现了与STM32单片机的FSMC总线通信的时序代码,在ALTERA FPGA上得到验证。-The code on the FPGA to achieve with the STM32 microcontroller timing code FSMC bus communication is verified on ALTERA FPGA.
<Yang Lv> 在 2025-01-21 上传 | 大小:11kb | 下载:0

[VHDL编程stm32f103_ad9854

说明:使用STM32F103RBT6单片机实现的AD9854的驱动程序,可以实现输出指定频率的正弦信号。-Use STM32F103RBT6 MCU AD9854 driver can specify a sinusoidal output signal frequency.
<Yang Lv> 在 2025-01-21 上传 | 大小:244kb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 3548.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org