资源列表
[VHDL编程] elec_clock_if
说明:VHDL 最简单数字电子时钟程序(一个process),无时间设置,闹钟等功能。-VHDL simple digital electronic clock program (ONLY a process). NO the time setting, alarm clock function.<小寒> 在 2025-02-13 上传 | 大小:337kb | 下载:0
[VHDL编程] fre_counter
说明:基于FPGA的频率计,超简洁,再测fx=10 KHz的方波时,得到的频率是9.995 KHz ,误差为0.05-Frequency Meter based on FPGA<登入> 在 2025-02-13 上传 | 大小:424kb | 下载:0
[VHDL编程] VHDL-counter
说明:在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。 下面我们介绍分频器的VHDL描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频。 -In digital circuits, and often need high frequency clock divider operating in lower frequency clock s<zhanghua> 在 2025-02-13 上传 | 大小:84kb | 下载:0
[VHDL编程] Div_Fre
说明:5分频器,功能是对需要信号进行五分频,生成周期为原来五倍的信号-5 divider, the fifth of the frequency on the need to signal the build cycle for the original five times the signal<mengzhilin> 在 2025-02-13 上传 | 大小:3kb | 下载:0