[VHDL编程] 012-fre_tst

说明：verilog写的频率计，利用在一周期内计数方式，测试可用，500KHZ以上误差大-verilog to write the frequency meter, the test can be used
<Lawrence> 在 2025-02-13 上传 | 大小：6.75mb | 下载：0

[VHDL编程] clock_counter

说明：数字时钟，可以调时，整点可以鸣叫，功能齐全，代码简洁。-Digital clock, you can tune the whole point of call and full-featured, simple code.
<fireflying1> 在 2025-02-13 上传 | 大小：781kb | 下载：0

[VHDL编程] lcd1

说明：vhdl写的fpga控制12864液晶程序，经测试可用-vhdl write the fpga control 12864 procedures, the test can be used
<Lawrence> 在 2025-02-13 上传 | 大小：228kb | 下载：0

[VHDL编程] 024-DAC902

说明：verilog控制dac902的程序，先从fifo读取数据-the verilog control the dac902 procedures start fifo read data
<Lawrence> 在 2025-02-13 上传 | 大小：103kb | 下载：1

[VHDL编程] 022-FIFO_PRO

说明：verilog写的控制quartus自带fifo ip核的程序-verilog to write the control quartus own fifo ip nuclear program
<Lawrence> 在 2025-02-13 上传 | 大小：970kb | 下载：0

[VHDL编程] EtherCAT_IPCore_Altera

说明：EtherCAT 从站控制器芯片ET1800及其IP_core应用-EtherCAT Slave Controller IP Core for Altera FPGAs
<wanwei> 在 2025-02-13 上传 | 大小：3.78mb | 下载：2

[VHDL编程] EtherCAT_IPCore_Xilinl

说明：EtherCAT从站控制器芯片ET1817及其IP_Core应用-EtherCAT Slave Controller IP Core for Xilinx FPGAs
<wanwei> 在 2025-02-13 上传 | 大小：3.06mb | 下载：3

[VHDL编程] rgb2yvu

说明：rgb转为 yvu的四种实现方法 verilog-four methods for rgb converted to yvu
<niuniu> 在 2025-02-13 上传 | 大小：5kb | 下载：0

[VHDL编程] ROM_RTL

说明：Verilog Source File In the Quartus10.0 can be run this source code.
<LeeGangCheng> 在 2025-02-13 上传 | 大小：41kb | 下载：0

[VHDL编程] clock

说明：实现FPGA的数字钟的实现，具有小时、分、秒等功能-FPGA digital clock, with hour, minutes, seconds and other functions
<周健> 在 2025-02-13 上传 | 大小：664kb | 下载：0

[VHDL编程] seg70_ise7_bak

说明：7SEGMENT VHDL CODE-THIS CODE VERY GOD FOR DRIVE 7SEG-IN ISE FUNDATION 11.1
<mehdi> 在 2025-02-13 上传 | 大小：726kb | 下载：0

[VHDL编程] buzz_ise9migration

说明：TISH PROGRAM VHDL CODE -THHIS CODE GOD FOR DRIVE BUZER IN ISE
<mehdi> 在 2025-02-13 上传 | 大小：804kb | 下载：1