资源列表

« 1 2 ... .72 .73 .74 .75 .76 2877.78 .79 .80 .81 .82 ... 4311 »

[VHDL编程vga

说明:VGA显示的verilog整个代码。在xilinx spartan6板子上测试。-VGA display the verilog source code. Test in on xilinx spartan6 board.
<Yang Chenguang> 在 2025-02-13 上传 | 大小:707kb | 下载:0

[VHDL编程10beipin

说明:cpld的10倍频程序,并进行功能仿真。-the cpld decade program, and functional simulation.
<杨鹏飞> 在 2025-02-13 上传 | 大小:279kb | 下载:0

[VHDL编程7_seg

说明:七段显示译码器完整程序,适用芯片Cyclone 2系列-Segment display decoder complete the program, applicable to chip the Cyclone series
<sunlin> 在 2025-02-13 上传 | 大小:253kb | 下载:0

[VHDL编程verilog_dds

说明:verilog实现dds,用于FPGA产生正弦波,适用于Cyclone 2系列-verilog achieve dds, FPGA is used to generate the sine wave, in the Cyclone Series
<sunlin> 在 2025-02-13 上传 | 大小:16.01mb | 下载:0

[VHDL编程verilog--uart

说明:verilog实现uart功能的FPGA应用,适用于Cyclone 2系列-verilog uart function of FPGA applications in the Cyclone Series
<sunlin> 在 2025-02-13 上传 | 大小:86kb | 下载:0

[VHDL编程verilog--sram

说明:ram的fpga应用,用verilog语言实现,适用于cyclone 2系列-ram the fpga application verilog language applicable to cyclone 2
<sunlin> 在 2025-02-13 上传 | 大小:94kb | 下载:0

[VHDL编程10_100m_ethernet-fifo

说明:本源码源自于网络,采用verilog编写完成10M以太网到100M以太网的FIFO转化。-The source from the network, using verilog written 10M Ethernet 100M Ethernet FIFO conversion.
<张居林> 在 2025-02-13 上传 | 大小:476kb | 下载:0

[VHDL编程vhdl_can_IP.tar

说明:运用VHDL语言实现的一个CAN通信控制器IP核-Communication of a CAN controller IP core using VHDL language
<张居林> 在 2025-02-13 上传 | 大小:40kb | 下载:0

[VHDL编程can_verilog_IP.tar

说明:运用Verilog语言编写的CAN控制IP核,符合CAN2.0B协议,仅作为参考!-CAN controller IP core using Verilog language, in line with CAN2.0B agreement, only as a reference!
<张居林> 在 2025-02-13 上传 | 大小:1.12mb | 下载:0

[VHDL编程i2c_latest.tar

说明:IIC通信机制的Verilog HDL实现,IIC是一种串行通信总线,它可以提供为设备间的通信提供一种简单有效的方式-IIC communication mechanism of Verilog HDL implementation, I2C is a two-wire, bidirectional serial bus that provides a simple, efficient method of data exchange
<张居林> 在 2025-02-13 上传 | 大小:1.41mb | 下载:0

[VHDL编程most_latest.tar

说明:MOST总线是被广泛被应用于车载媒体数据传输的总线,本源码采用verilog语言编写了其控制器,其特点是具有很高的用户可定制性。-MOST bus is to be widely used in car media data transmission bus, the source verilog language of its controller, which is characterized by high user custom
<张居林> 在 2025-02-13 上传 | 大小:2.15mb | 下载:0

[VHDL编程simple_spi_latest.tar

说明:- 与摩托罗拉的SPI规格兼容 - 增强摩托罗拉MC68HC11串行外设接口 - 4项深读FIFO - 4项深写入FIFO - 中断后1代,2,3或4个转移字节 - 8位WISHBONE RevB.3经典界面 - 经营的输入时钟频率范围广泛 - 静态同步设计 - 完全可合成 - 130LUTs在Spartan-II,230在ACEX LCELLs的-- Compatible with Motorola s SPI specificati
<张居林> 在 2025-02-13 上传 | 大小:562kb | 下载:0
« 1 2 ... .72 .73 .74 .75 .76 2877.78 .79 .80 .81 .82 ... 4311 »

源码中国 www.ymcn.org