资源列表
[VHDL编程] multiplier
说明：8*8的乘法器基于quartus2的显示文件，其中使用了门电路和全加器来实现的，全加器用以实现进位运算，由于是第一次上传文件，这个是基于quartus2的显示文件-8* 8 multiplier, which uses the gate and full adder to implement the full adder to achieve binary operations<> 在 2025-02-13 上传 | 大小：2kb | 下载：0
[VHDL编程] multiplier
说明：8*8的乘法器，其中使用了门电路和全加器来实现的，全加器用以实现进位运算，-8* 8 multiplier, which uses the gate and full adder to implement the full adder to achieve binary operations<> 在 2025-02-13 上传 | 大小：2kb | 下载：0
[VHDL编程] huanxingfenpeiqi
说明：步进电机的环形分配器，VHDL文件源码，经编译全通过，没有仿真，-Annular distributor of the stepper motor, VHDL file source, compile the whole through, there is no simulation.<海浪滔天> 在 2025-02-13 上传 | 大小：1kb | 下载：0
[VHDL编程] ultrasonicmeter
说明：ultrasonic meter with srf04 with 7 segments display<ykcir> 在 2025-02-13 上传 | 大小：840kb | 下载：0
[VHDL编程] multiplier
说明：8 bits multiplier module in verilog a[7:0]*b[7:0]=c[8:0] // only use one adder<ykcir> 在 2025-02-13 上传 | 大小：1.87mb | 下载：0
[VHDL编程] pld_Tetris
说明：基于FPGA cyclone III EP3C16F484C6的俄罗斯方块游戏。实现双人进行，屏幕倒置，分数显示，vga接口，键盘接口等功能-Tetris game based on FPGA cyclone III EP3C16F484C6 with functions including double players, screen upside down, score, vga and keyboard interface.<陈诗雨> 在 2025-02-13 上传 | 大小：626kb | 下载：0