[VHDL编程] DDS

说明：DDS正弦波发生模块 基于verilog语言实现 在cycloneii系列FPGA上经过验证 频率步进1khz 共有256个点-The DDS sine wave module based on verilog language achieve in cycloneii series FPGA proven frequency stepping 1khz 256 points
<李> 在 2025-02-13 上传 | 大小：2.87mb | 下载：0

[VHDL编程] I2C

说明：基于verilog的I2C代码，包含master和slave两个模块-Verilog-based I2C code that contains the master and slave two modules
<李> 在 2025-02-13 上传 | 大小：38kb | 下载：0

[VHDL编程] RISC_CPU

说明：基于verilog的risccpu实现，只有一个指令，对于了解risccpu的工作原理很有帮助。-Based on verilog of risccpu, only one instruction, helpful for understand risccpu works.
<李> 在 2025-02-13 上传 | 大小：13.63mb | 下载：0

[VHDL编程] SOPC_watch

说明：基于ALtrafpga的niosii内核verilog语言实现的可编程电子钟，需要外接lcd屏幕-Programmable electronic clock, based on the the ALtrafpga the kernel niosii verilog language to achieve an external lcd screen
<李> 在 2025-02-13 上传 | 大小：1.77mb | 下载：0

[VHDL编程] 27072158834900

说明：使用FPGA进行北极光设计，非常漂亮的小制作。使用VERILOG HDL语言-Using FPGA design northern lights, very nice production. VERILOG HDL languages
<liufei> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] signal_generator

说明：信号发生器的FPGA实现，能输出正弦信号，方波信号，三角波信号-FPGA implementation of the signal generator can output a sinusoidal signal, square wave signal and triangular wave signals
<杨克伟> 在 2025-02-13 上传 | 大小：11.8mb | 下载：0

[VHDL编程] AM

说明：FPGA简单实现幅度调制，所使用软件为ISE，仿真工具是modelsim-FPGA realization of a simple amplitude modulation, the use of software for the ISE, and simulation tools is modelsim
<杨克伟> 在 2025-02-13 上传 | 大小：1.2mb | 下载：0

[VHDL编程] verilog

说明：实现1602的显示，实
<江林> 在 2025-02-13 上传 | 大小：2kb | 下载：0

[VHDL编程] dac7621

说明：dac7621数模转换驱动，使用verilog语言写的。-dac7621 digital to analog conversion drive
<Yang Chenguang> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ads831

说明：ADS831模数转换驱动，使用verilog语言写的。-ADS831 analog-digital conversion drive, write verilog language.
<Yang Chenguang> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm

说明：乒乓球实验的VERILOG源代码。XILINX spartan6.-Table Tennis experiment VERILOG source code. XILINX spartan6.
<Yang Chenguang> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] pingpang

说明：500分频的verilog源代码。XILINX SPARTAN6.-500 divided by the verilog source code. XILINX SPARTAN6.
<Yang Chenguang> 在 2025-02-13 上传 | 大小：1kb | 下载：0