[VHDL编程] RS485

说明：此程序用UART1外扩MAX485实现RS-485通信，运行前将TX1和P00 短接，RX1和P01短接，当接收到一个数据后，再将接收到的数据送出。-Expand this program in use UART1 MAX485 RS-485 communication, running before the TX1 and P00 short, short RX1 and P01, then the received data whe
<songjun> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] IR

说明：此程序接收红外发射过来的数据，接收解码后由CPU读取,程序运行前将S2都拨到ON.J17短接第一和第二脚。-This program receives the data of the infrared emission over receiving decoded by the CPU to read, before the program runs S2 the appropriated ON.J17 short then the f
<songjun> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] Embedded-JPEG-Codec-Library

说明：An open source JPEG codec library optimized for embedded system, including both encoder and decoder. Compact, optimized for specific hardware, easy to be ported to various embedded OS, ESL tools like Handel-C, multi-proc
<will> 在 2025-02-25 上传 | 大小：160kb | 下载：0

[VHDL编程] NIOSIREV7.0

说明： verilog语言学习的参考书籍，详细介绍了verilog语言的语法规则-the book of verilog，about the use verilog
<小玉> 在 2025-02-25 上传 | 大小：6.12mb | 下载：0

[VHDL编程] ise13[1].1

说明：是xilinx公司的ise软件的使用方法，内容不全，但可以参考学习-Xilinx ise software the company to use, the content is incomplete, but can refer to learn
<lade> 在 2025-02-25 上传 | 大小：2.17mb | 下载：0

[VHDL编程] clocknumber

说明：最新数字钟，毛刺极少，运行方便快捷，仿真良好-The latest digital clock, very few glitches, convenient operation, good simulation
<yucia> 在 2025-02-25 上传 | 大小：298kb | 下载：0

[VHDL编程] ps2_ctrl

说明：vhdl for ps2 connector
<khishgee> 在 2025-02-25 上传 | 大小：93kb | 下载：0

[VHDL编程] Advanced-car-obstacle-to-avoid-game

说明：进阶型小车躲避游戏，基于ＣＰＬＤ编程，可用于病人康复治疗-Advanced type of car to escape the game, based on CPLD programming can be used for patient rehabilitation
<yucia> 在 2025-02-25 上传 | 大小：6.97mb | 下载：0

[VHDL编程] fet440_uart01_09600

说明：MSP430 設定UART鮑率為96-UART MSP430
<willchue> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] TX07C1_15_SWP

说明：基于CPLD和Quartys II的电子密码锁设计，简单实用，功能强大，容易实现-Based on the CPLD and Quartys II of the electronic code lock design, simple and practical, powerful function, easy to achieve
<宋延际> 在 2025-02-25 上传 | 大小：1.44mb | 下载：0

[VHDL编程] half_adder

说明：半加器 用verilog语言编写一个半加器，测试结果正确。-half adder
<徐欢> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD1602

说明：在FPGA板上实现LCD1602液晶屏的显示，工程需要自己建立，引脚也得根据自己板子具体重新分配。-LCD1602 LCD display FPGA boards, engineering establishment, the pins have to board according to their specific re-allocation.
<艾馨> 在 2025-02-25 上传 | 大小：2.96mb | 下载：0