资源列表
[VHDL编程] graph-acceleration-verilog
说明:2D图形加速,里面有串口模块。可以综合,为本人毕业设计。-2D graphics acceleration, which has the serial port module. Can be integrated, as my graduation project.<吴帅> 在 2025-03-13 上传 | 大小:1.07mb | 下载:0
[VHDL编程] FPGA_experience
说明:FPGA设计经验总结,对你的FPGA设计能力将有很大的提高-The summary of FPGA s design, it will be a great improve to your ability of designing FPGA<maomao008> 在 2025-03-13 上传 | 大小:912kb | 下载:0
[VHDL编程] Lab_5-Dice-Game
说明:dice_game该程序可重现赌场游戏掷骰子. 游戏规则详见上传的LAB5实验描述。-dice_game The program can reproduce the casino game craps the game rules see the uploaded LAB5 experiments described.<廖成晨> 在 2025-03-13 上传 | 大小:756kb | 下载:0
[VHDL编程] verilog_quick_start
说明:verilog语言的入门书籍,对于还没有学过verilog和对verilog语言初学者都将有很大的提高-It s a ditroductory book of verilog, and it will be a great improve to biginners.<maomao008> 在 2025-03-13 上传 | 大小:361kb | 下载:0
[VHDL编程] Xilinx_simulation
说明:对于掌握Xilinx公司自带的仿真工具Isim有很大帮助-It s will be helpful for you to get hold of Isim of Xilinx.<maomao008> 在 2025-03-13 上传 | 大小:1.03mb | 下载:0
[VHDL编程] OOB_control
说明:串行传输协议sata的物理层的控制模块的状态机-Serial transmission agreement of the physical layer control module sata the state machine.<maomao008> 在 2025-03-13 上传 | 大小:3kb | 下载:0
[VHDL编程] miaobiaosheji
说明:设计 秒表 VHDL 利用分频 计数 显示等模块实现秒表功能-VHDL design using frequency counts stopwatch display module stopwatch function<语庄> 在 2025-03-13 上传 | 大小:7kb | 下载:0