[VHDL编程] risc8

说明：采用sparten3设计的一个8为risc指令集软核，是学习微处理器设计的好材料。-Design using an 8 sparten3 risc instruction set for the soft-core, microprocessor designs is a good learning material.
<stonestrong> 在 2025-03-13 上传 | 大小：136kb | 下载：0

[VHDL编程] LED

说明：基于Verilog小程序，在LED上交替、轮显爱心形状-display on LED
<郝宇> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] alu_ocle

说明：Unidad Aritmético Lógica
<melanie> 在 2025-03-13 上传 | 大小：2kb | 下载：0

[VHDL编程] 48_order-FIR-filter-with-8-folder

说明：该代码是设计一个48阶FIR滤波器的文档，该设计方案主要运用了数字信号处理VLSI实现中的折叠的方式。-The code is a 48-order FIR filter design document, the main use of the design of VLSI implementation of digital signal processing in the way of folding.
<shenjian> 在 2025-03-13 上传 | 大小：775kb | 下载：0

[VHDL编程] gcd_performence

说明：基于流水线设计的性能优先的gcd算法的verilog 代码 频率可达500M-based pipeline design gcd for high clock
<youyou> 在 2025-03-13 上传 | 大小：3kb | 下载：0

[VHDL编程] gcd

说明：分别基于功耗优先和性能优先的欧几里得求最大公约数算法 包括说明文档-based performence and power design for gcd cotain the instruction word
<dan chen> 在 2025-03-13 上传 | 大小：31.25mb | 下载：0

[VHDL编程] Graphic_LCD

说明：Monochrome Display driver
<sreeharsha> 在 2025-03-13 上传 | 大小：10kb | 下载：0

[VHDL编程] CPLD

说明：verilog编写的加减6路可逆计数器，用于FPGA对6路脉冲信号的计数-verilog written addition and subtraction 6 way reversible counter for FPGA on the 6-channel pulse count
<zhangshaobo> 在 2025-03-13 上传 | 大小：939kb | 下载：0

[VHDL编程] lcd_dsp

说明：verilog编写的串口和液晶驱动的程序。ＦＰＧＡ接收串口的数据，然后在液晶上显示，用的是黑金开发板。-verilog prepared by the serial and the LCD driver program. FPGA receives serial data, and then in the liquid crystal display, with the black gold development board.
<zhangshaobo> 在 2025-03-13 上传 | 大小：24.11mb | 下载：0

[VHDL编程] labd3_adc

说明：PIC ADC LCD converter
<Sarunas> 在 2025-03-13 上传 | 大小：16kb | 下载：0

[VHDL编程] VGA

说明：vhdl实现VGA接口显示四种图案：横彩条、竖彩条、棋盘格、白屏。文件包含四个模块：clk_div2——二分频（输入50Mhz输出25Mhz）、makecolor产生彩条信号、vgasyn产生行同步hs和列同步vs、行计数器hadddr、列计数器vaddr，vga_main主程序连接前三个模块。-vhdl implementation VGA interface displays four patterns: horizontal co
<zhanghuan> 在 2025-03-13 上传 | 大小：2kb | 下载：0

[VHDL编程] Digital-Clock

说明：基于FPGA 的数字时钟SHEJI-Digital Clock in the FPGA
<lichenhai> 在 2025-03-13 上传 | 大小：1.41mb | 下载：0