资源列表
[VHDL编程] fftinterface
说明:电赛一等奖作品:音频信号分析仪的FPGA源码,VHDL编写,Quartus7.1综合,ModelSim6.2g se仿真,应用了opencores.org上的开源FFT IP核,加入了8051总线接口和ram-Xinhua Cup first prize works: audio signal analyzer FPGA source, VHDL prepared, Quartus7.1 integrated, ModelSim6.2g<李星> 在 2024-11-17 上传 | 大小:4.71mb | 下载:0
[VHDL编程] alaw_mulaw
说明:这是一个量化编码当中关于A律和u律压缩和扩展的源程序,程序由VerilogHDL语言编写,算法在Modelsim上进行仿真过-This is a quantization coding of them on the A law and u law compression and expansion of the source code, the program by VerilogHDL languages, algorithms in<刘柳> 在 2024-11-17 上传 | 大小:61kb | 下载:0
[VHDL编程] pci144_vhdl
说明:PCI vhdl for Fpga designer to design PCI IP<李晓媛> 在 2024-11-17 上传 | 大小:3kb | 下载:0
[VHDL编程] Pcit32vhdl
说明:PCI 32 target IP for Fpga/asic Designer<李晓媛> 在 2024-11-17 上传 | 大小:418kb | 下载:0
[VHDL编程] mstr_mem32
说明:Master MemoryExamples for MT32 v1.0.0 Rtl core -Master MemoryExamples for MT32 v1.0.0 Rtl core<李晓媛> 在 2024-11-17 上传 | 大小:29kb | 下载:0