[VHDL编程] sdram controller

说明：Introduction Synchronous DRAMs have become the memory standard in many designs. They provide substantial advances in DRAM performance. They synchronously burst data at clock speeds presently up to 143MHz. They also provi
<Robuster > 在 2025-01-12 上传 | 大小：8kb | 下载：2

[VHDL编程] program

说明：Built in self test to such that it generates non redundant inputs to tester using the concept of galois based primitive polynomial.
<Bela > 在 2025-01-12 上传 | 大小：7kb | 下载：0

[VHDL编程] led4

说明：数码管动态显示，显示的字符大概14位，动态扫描时间1ms，还是挺好用的(Digital tube dynamic display)
<小白兄弟 > 在 2025-01-12 上传 | 大小：38.1mb | 下载：0

[VHDL编程] New folder

说明：clock div testbench design and frquency division
<Bharadwaj > 在 2025-01-12 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog HDL program

说明：文件详细讲述了使用XILINX产FPGA在ISE平台开发的方法，介绍了Modelsim，chipscope,textbench等仿真方法，并含大量实例以及源代码(File details on the use of XILINX produced FPGA in the ISE platform development methods, introduced the Modelsim, chipscope, textbench and
<没伞的孩子 > 在 2025-01-12 上传 | 大小：11.03mb | 下载：0

[VHDL编程] encoder_clk

说明：精确实现奇数分频，将FPGA开发板提供的25MHZ时钟分频为1MHZ，内含测试文件(Accurate realization of odd frequency division, the FPGA development board provides 25MHZ clock frequency divided into 1MHZ, containing test files)
<没伞的孩子 > 在 2025-01-12 上传 | 大小：528kb | 下载：0

[VHDL编程] 9959_1chan

说明：对ADI公司的AD9959芯片编程，实现SPI通信(ADI company AD9959 chip programming, SPI communication)
<没伞的孩子 > 在 2025-01-12 上传 | 大小：1.19mb | 下载：0

[VHDL编程] sp6ex15

说明：SRAM读写测试，每秒进行一次单字节SRAM读写，使用chipscope观察时序波形(SRAM read and write test, a single byte SRAM read and write every second, using chipscope to observe the timing waveform)
<没伞的孩子 > 在 2025-01-12 上传 | 大小：4.47mb | 下载：0

[VHDL编程] Digital_Clock

说明：用verilog写的数字时钟代码，亲测可用，可自行编写test bench进行仿真(Written in Verilog digital clock code, pro test available, you can write your own test bench for simulation)
<一寸光阴 > 在 2025-01-12 上传 | 大小：2kb | 下载：0

[VHDL编程] sp6ex19

说明：FPGA片内FIFO实例，对FPGA片内FIFO进行读写测试(FPGA examples of FIFO, FPGA on-chip FIFO reading and writing test)
<没伞的孩子 > 在 2025-01-12 上传 | 大小：4.94mb | 下载：0

[VHDL编程] apb.v

说明：AMBA总线apb总线的verilog代码以及相关的中断控制。(AMBA bus apb bus verilog code and associated interrupt control.)
<卧室一条鱼 > 在 2025-01-12 上传 | 大小：787kb | 下载：0

[VHDL编程] hidejj

说明：实现线性反馈移位寄存器的verilog实现(lfsr use verilog for the zip)
<嘿嘿702 > 在 2025-01-12 上传 | 大小：3.06mb | 下载：0