[VHDL编程] altera_avalon_checksum

说明：altera的avalon总线校验代码,是进行sopc开发的参考-altera the avalon bus check code, is to develop a reference SOPC
<钟兵> 在 2024-11-17 上传 | 大小：12kb | 下载：0

[VHDL编程] ml505_pcie_x1_plus

说明：Xilinx 公司PCI Express IP核应用参考设计。通过这个样例，用户可以掌握PCI Express应用设计的一般方法，了解PCI Express的工作原理。-Xilinx Inc. PCI Express IP core reference design applications. Through this example, the user can master the application of the design
<daniel J> 在 2024-11-17 上传 | 大小：1.71mb | 下载：0

[VHDL编程] mimasuo2

说明：VHDL的课程设计，密码锁，去年我们课程设计我的程序，很好的程序，请验收。可以做VHDL课程设计用 去年我的开发环境是 max.pulls2-VHDL curriculum design, password lock, last year my curriculum design process, a very good program, acceptance. VHDL course design can be done with l
<likunzhou> 在 2024-11-17 上传 | 大小：548kb | 下载：0

[VHDL编程] modelsim11

说明：modelsim破解补丁-ModelSim crack
<张寅昊> 在 2024-11-17 上传 | 大小：150kb | 下载：0

[VHDL编程] dj052

说明：VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯-VerilogHDL designed with a sensor to detect the main, the slip road traffic lights to control traffic lights delay
<changle> 在 2024-11-17 上传 | 大小：1.43mb | 下载：0

[VHDL编程] cnt6

说明：基于vhdl的6进制计数器模块，实现0-5计数-VHDL-based 6-band counter module, to achieve 0-5 count
<贝凯> 在 2024-11-17 上传 | 大小：22kb | 下载：0

[VHDL编程] cnt10

说明：基于vhdl的10进制计数器模块，实现0-9计数-VHDL-based 10-band counter module, to achieve 0-9 count
<贝凯> 在 2024-11-17 上传 | 大小：23kb | 下载：0

[VHDL编程] dds_8bit

说明：rom地址宽度8位，256个正弦波数据。频率控制字可以步进，具有清零功能。-rom address the width of 8, 256 sine wave data. Frequency control word can step has cleared function.
<eroad > 在 2024-11-17 上传 | 大小：344kb | 下载：0

[VHDL编程] dianzi_vhdl

说明：高等电子技术的EDA部分，内部还有一个dds的vhdl代码，我参考该代码，实现了10位和8位的dds，在EPF10K10TC144-4芯片验证通过。-Advanced electronic technology EDA part of a dds within the VHDL code, I make reference to the code, achieved a 10 and 8 of the dds, in EPF10K10T
<eroad > 在 2024-11-17 上传 | 大小：183kb | 下载：0

[VHDL编程] gwdvpb

说明：利用等精度测量原理，通过FPGA运用VHDL编程设计一个数字式频率计 设计具有较高的实用性和可靠性-The use of precision measuring principle, the use of VHDL programming through the FPGA to design a digital frequency meter design with high practicality and reliability o
<tangjia> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] CEU

说明：信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1-Verilog programming channel estimation, the program development environment for Xilinx ISE7.1
<chuzhaocai> 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] trafficwsdklk

说明：１．设计目的 （１）设计交通灯控制器； （２）学习状态机的设计方法； （３）学习原理图、状态机等多种的设计方法进行混合设计； （４）熟练掌握器件设计输入、编译、仿真和编程的过程。 ２．设计内容 位于十字路口的交通灯，在A方向和B方向各有红、黄、绿三盏灯，按所列顺序进行循环，交通灯循环顺序见表1所示。其中1表示灯亮，0表示灯灭。 -1. Designed to (1) design of traffic sig
<秦光> 在 2024-11-17 上传 | 大小：129kb | 下载：0