[VHDL编程] verilog

说明：verilog原理与应用 作者：Michael D. Ciletti -Principle and Application of Verilog Author: Michael D. Ciletti
<严妙奇> 在 2025-02-13 上传 | 大小：388kb | 下载：0

[VHDL编程] Cpld

说明：atmel公司arm926 开发办cpld源代码vhdl写的， 供大家参考-Atmel CPLD Development Office Company ARM926 VHDL source code written for your information
<邱劲松> 在 2025-02-13 上传 | 大小：38kb | 下载：0

[VHDL编程] VHDLdesign

说明：EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写 已完成功能 1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示； 2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能； 3. 定时器：实现整点报时，通过扬声器发出高低报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 闹钟：实现分
<liuxin> 在 2025-02-13 上传 | 大小：18kb | 下载：1

[VHDL编程] FCRAM_controller__xilinx

说明：开发环境ise6+，fcram快速循环ram,这个市控制器源代码，xilinx提供-Development environment ise6+, Fcram rapid cycle of ram, the city controller source code, xilinx provide
<邱劲松> 在 2025-02-13 上传 | 大小：49kb | 下载：0

[VHDL编程] VerilogHDLtextboob(easytolearnfornew)

说明：中文版Verilog HDL 简明教程。HTML格式，简单易懂，对与初学者而言绝对是好用，易用的东东。-Chinese version of Verilog HDL A Concise Guide. HTML format, easy-to-understand, is concerned with the absolute beginner is easy to use, easy-to-use Dongdong.
<王成> 在 2025-02-13 上传 | 大小：158kb | 下载：0

[VHDL编程] sellm

说明：vhdl实现的自动售货机 实现了售货，找零等基本功能-VHDL to achieve the realization of the vending machine sales, give change and other basic functions
<杨春> 在 2025-02-13 上传 | 大小：2kb | 下载：0

[VHDL编程] 32addjiafaqi

说明：32位加法器组成原理课程设计，串行进位完成，希望对大家有帮助-32-bit adder composed of the principle of curriculum design, the serial binary completed, we hope to help
<常鹏程> 在 2025-02-13 上传 | 大小：36kb | 下载：0

[VHDL编程] VHDL

说明：VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考-VHDL hardware descr iption language and digital logic circuit design- to learn FPGA/CPLD can reference
<陨星> 在 2025-02-13 上传 | 大小：17.83mb | 下载：0

[VHDL编程] sin

说明：产生150+90hz波形，需接12位ad，每周期采4096个点-Have a 150+ 90hz waveforms, to be received 12 ad, per cycle Mining 4096 points
<侯浩> 在 2025-02-13 上传 | 大小：9kb | 下载：0

[VHDL编程] MyCounter

说明：可自由配置的通用计数器，我设计的时候一直在用-Be free to configure a common counter, when I designed has been used
<侯浩> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：一款多用电子时钟设计源程序 本源程序系`一款多用电子钟芯片 源程序,可有3开3关定时,且有受双限触发的定时口 该程序硬件系采用PIC16C55芯片LP振荡方式外接32768Hz晶振 -err
<张泉> 在 2025-02-13 上传 | 大小：2kb | 下载：0

[VHDL编程] sdram

说明：sdram controller.verilog
<刘志刚> 在 2025-02-13 上传 | 大小：13kb | 下载：0