资源列表
[VHDL编程] Key7.1SP1(b178)
说明:Qutuas II v7.1的key_gen 对sp1无效 这就是个v7.1 sp1的key_gen -Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen<陈勇> 在 2024-11-16 上传 | 大小:41kb | 下载:0
[VHDL编程] Verilog_rule
说明:EDA-Verilog 编码原则,初学者必看!-EDA-Verilog coding principles, beginners must-see!<威威> 在 2024-11-16 上传 | 大小:85kb | 下载:0
[VHDL编程] 24bitdisplay
说明:一个VEILOG HDL程序,可以直接应用,-A VEILOG HDL procedures, can be applied directly,<张金辉> 在 2024-11-16 上传 | 大小:102kb | 下载:0
[VHDL编程] chuangbingzhuanhuan
说明:一个用verilog写的串行传输到并行传输的程序,在quaters下编的-Using Verilog to write a serial transmission to the parallel transmission of the procedure, under the quaters<王金栓> 在 2024-11-16 上传 | 大小:24kb | 下载:0