资源列表

« 1 2 ... .73 .74 .75 .76 .77 178.79 .80 .81 .82 .83 ... 4311 »

[VHDL编程JPEGcodec

说明:this come from alter ,you can look and find it on line about jtag.
<fff> 在 2024-11-16 上传 | 大小:1.3mb | 下载:0

[VHDL编程H263

说明:this come from alter ,you can look and find it on line about h263.
<fff> 在 2024-11-16 上传 | 大小:3.51mb | 下载:0

[VHDL编程DDS234

说明:文中给出了用VHDL实现三角波正弦波方波的代码, 可以在maxPLUX2上运行,-In this paper, using the VHDL-wave sine wave square wave triangle realize the code, you can run maxPLUX2,
<qibinchuan> 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程shijizhi

说明:十进制加法计数器.VHDL程序,可在Quratus 2中运行-Decimal adder counter. VHDL program can be run Quratus 2
<晨曦> 在 2024-11-16 上传 | 大小:163kb | 下载:0

[VHDL编程dds

说明:用FPGA实现DDS,可变频,幅值由硬件完成-Using FPGA realize DDS, can be frequency, amplitude from hardware to complete
<liuyu> 在 2024-11-16 上传 | 大小:659kb | 下载:0

[VHDL编程VHDL_to_UART

说明:用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。
<汪毅> 在 2024-11-16 上传 | 大小:3kb | 下载:0

[VHDL编程38decoder

说明:使用Verilog硬件描述语言编程的38译码器,包含测试描述-Using Verilog hardware descr iption language programming decoder 38 contains the test descr iption
<sss> 在 2024-11-16 上传 | 大小:68kb | 下载:0

[VHDL编程16Point-radix4-FFT

说明:本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運輸的實施一起為連續輸入資料減少資料記憶要求。-This paper presents a root element of the use of 4 Butterfly (m, n)- the counter to reduce the hardware complexit
<旻倫> 在 2024-11-16 上传 | 大小:3kb | 下载:0

[VHDL编程A-to-D-VerilogHDL

说明:在硬體上將十進制轉二進制,不需要使用加法器的運算方式,大大減少運算的時間。-In terms of hardware decimal to binary will be no need to use adder computing the way, greatly reducing the computing time.
<旻倫> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程DEMO_62

说明:16位CUPIP核,完全运行的好的东西,可以直接拿来用的!-16 CUPIP nuclear, full of good things to run, can be directly used to use!
<寒冰> 在 2024-11-16 上传 | 大小:2.92mb | 下载:0

[VHDL编程mutiple

说明:对PCM编码的多路复用与解复用程序,VerilogHDL源程序-Of PCM-encoded multiplexing and demultiplexing process, VerilogHDL source
<LSIYA> 在 2024-11-16 上传 | 大小:158kb | 下载:0

[VHDL编程cy7c68013fpga

说明:BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据,可以用LED显示 -BulkIn is the FPGA to the CY7C68013 is BulkOut send data CY7C68013 receive data from the FPGA, you can use LED display
<> 在 2024-11-16 上传 | 大小:259kb | 下载:0
« 1 2 ... .73 .74 .75 .76 .77 178.79 .80 .81 .82 .83 ... 4311 »

源码中国 www.ymcn.org