资源列表

« 1 2 ... .91 .92 .93 .94 .95 1696.97 .98 .99 .00 .01 ... 4311 »

[VHDL编程uart

说明:uart IP CORE Verilog quartus-uart IP CORE Verilog quartusii
<thegreeneyes> 在 2025-03-17 上传 | 大小:36kb | 下载:0

[VHDL编程wishbone

说明:wishbone IP CORE Verilog quartus-wishbone IP CORE Verilog quartusii
<thegreeneyes> 在 2025-03-17 上传 | 大小:13kb | 下载:0

[VHDL编程eBook.Verilog.VHDL.Golden.Reference.Guide

说明:VHDL programming PDF
<Heena> 在 2025-03-17 上传 | 大小:272kb | 下载:0

[VHDL编程EP1C3_12_8_GW481

说明:等精度频率计 基于fpga的等精度频率计设计 利用Quartus||进行仿真-And other precision frequency meter fpga based design of equal precision frequency meter using Quartus | | simulation
<> 在 2025-03-17 上传 | 大小:343kb | 下载:0

[VHDL编程HDB3ymq

说明:通信原理课程设计 关于HDB3译码器的VHDL语言实现-use vhdl to transform HDB3
<jiangxu> 在 2025-03-17 上传 | 大小:2kb | 下载:0

[VHDL编程FIFO

说明:这是用VHDL设计的一个8*9阵列的D触发器组成FIFO(first in first out)-This is a VHDL design using an 8* 9 array of D flip-flop composed of FIFO (first in first out)
<crossover> 在 2025-03-17 上传 | 大小:9kb | 下载:0

[VHDL编程57578855seg73

说明:基于VHDL的数字技术器 完成各种的计数器的设计-Digital device
<bbc0574025> 在 2025-03-17 上传 | 大小:197kb | 下载:0

[VHDL编程SDR

说明:直接序列扩频通信的Verilog仿真代码,在Quartus II中实现。-Direct sequence spread spectrum communication Verilog simulation code, implemented in Quartus II.
<liuqian> 在 2025-03-17 上传 | 大小:1.21mb | 下载:0

[VHDL编程SOPC_System

说明:Altera SOPC系统设计入门教程,搭建简单的片上可编程系统-Tutorial Altera SOPC system design, building simple programmable system chip
<liuqian> 在 2025-03-17 上传 | 大小:5.62mb | 下载:0

[VHDL编程cpld

说明:学习cpld的入门讨论资料 对新手还是有帮助的-an entry material to learn CPLD,it s good to the beginner of CPLD
<jesse> 在 2025-03-17 上传 | 大小:1.98mb | 下载:0

[VHDL编程alu8bit

说明:alu 8 bit using vhdl is very useful
<damii> 在 2025-03-17 上传 | 大小:1kb | 下载:0

[VHDL编程tb_gen_mag_comp

说明:magnitude compararot which is used to comapre the bits
<damii> 在 2025-03-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 1696.97 .98 .99 .00 .01 ... 4311 »

源码中国 www.ymcn.org