[VHDL编程] randon_numder_generator

说明：random number generator it generate random number continousely on clk pulse
<swapnil> 在 2025-03-17 上传 | 大小：3kb | 下载：0

[VHDL编程] parity_generator

说明：parity generator Parity bits are extra signals which are added to a data word to enable error checking. There are two types of Parity - even and odd. An even parity generator will produce a logic 1 at its output if the
<swapnil> 在 2025-03-17 上传 | 大小：20kb | 下载：0

[VHDL编程] BCD_COUNTER

说明：Binary Counting A binary counter can be constructed from J-K flip-flops by taking the output of one cell to the clock input of the next. The J and K inputs of each flip-flop are set to 1 to produce a toggle at each cyc
<swapnil> 在 2025-03-17 上传 | 大小：61kb | 下载：0

[VHDL编程] PRIORITY_ENCODER

说明：A priority encoder is a circuit or algorithm that compresses multiple binary inputs into a smaller number of outputs. The output of a priority encoder is the binary representation of the ordinal number starting from zero
<swapnil> 在 2025-03-17 上传 | 大小：107kb | 下载：0

[VHDL编程] CPLD_DEMO_OK

说明：可以给VHDL初学者看的实例，全部经过验证-VHDL beginners can see examples of all the proven
<王金凤> 在 2025-03-17 上传 | 大小：1.03mb | 下载：0

[VHDL编程] clock

说明：讲述的是FPGA应用中秒运行的程序，帮助你有效学习开发应用-Tells the FPGA applications seconds of a running program and help you learn effectively develop applications
<童倩倩> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] key.c

说明：讲述的是FPGA应用中键盘运行的程序，帮助你有效学习开发应用-FPGA application is about to run the program the keyboard to help you develop applications for effective learning
<童倩倩> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] TestBench_Primer

说明：是学习数字电路设计verilog语言，及Writing testbench的首先好书。-Writing testbench
<xy> 在 2025-03-17 上传 | 大小：57kb | 下载：0

[VHDL编程] uart_tx

说明：quartus.exe 环境下经过编辑和方针之后，作为FPGA器件的实验用串口发送数据驱动。-quartus.exe edited and policy environment after the experiment as the FPGA device to send data using serial port driver.
<> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] testbench(vhdl)

说明：是学习数字电路设计verilog语言，及Writing testbench的首先好书。-wrting testbench
<xy> 在 2025-03-17 上传 | 大小：36kb | 下载：0

[VHDL编程] Mesasge1

说明：generation of message sequence
<mandava> 在 2025-03-17 上传 | 大小：3kb | 下载：0

[VHDL编程] PNSequence

说明：pseudo noise generation
<mandava> 在 2025-03-17 上传 | 大小：3kb | 下载：0