资源列表

« 1 2 ... .61 .62 .63 .64 .65 1666.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程xapp460

说明:Video Connectivity Using TMDS
<john sailman> 在 2025-03-16 上传 | 大小:1.47mb | 下载:0

[VHDL编程xapp928

说明:Digital Display Panel Reference Design
<john sailman> 在 2025-03-16 上传 | 大小:407kb | 下载:0

[VHDL编程xapp740_axi_video

说明:High-Performance Video with the AXI Interconnect
<john sailman> 在 2025-03-16 上传 | 大小:1.22mb | 下载:0

[VHDL编程dna_rd

说明:Xilinx Spartan-6 FPGA读取DNA数据并进行比较,产生比较结果信号输出。-Xilinx Spartan-6FPGA DNA data is read and compared, generate a comparison result signal output.
<王贤> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程PipelineCPU2

说明:Modulsim下Verilog写的五级流水线32位简易CPU-five level pipeline CPU written in Verilog.
<tiancai> 在 2025-03-16 上传 | 大小:754kb | 下载:0

[VHDL编程tut_DE2_sdram_verilog

说明:DE2 sdram 的verilog 教学材料-tut_DE2 sdram verilog.
<陈文斌> 在 2025-03-16 上传 | 大小:382kb | 下载:0

[VHDL编程FFT

说明:很好的fft学习程序感兴趣的同学可以看哈,下载一下。-it is very good
<李妮> 在 2025-03-16 上传 | 大小:5.11mb | 下载:0

[VHDL编程FullAdder

说明:ful adder code in vhdl which has 3 inputs and 2 outpus
<teja> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程Encoder8_3

说明:this is a source code for 3 is to 8 decoder
<teja> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程counter8

说明:this is a souce code for 8 bit counter
<teja> 在 2025-03-16 上传 | 大小:2kb | 下载:0

[VHDL编程comparator

说明:this is a souce code for comparator
<teja> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程RAM

说明:this is a souce code for synchronous RAM
<teja> 在 2025-03-16 上传 | 大小:11kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 1666.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org