文件名称:arithmetic-logic-unit
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
该文档很好的讲述了运算逻辑单元和他们的verilog模型的设计-The document describes a good arithmetic logic unit and their model design verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
基本运算逻辑和它们的Verilog HDL模型.pdf