文件名称:89_full_adder
- 所属分类：
- VHDL编程
- 资源属性：
- [Text]
- 上传时间：
- 2012-11-26
- 文件大小：
- 4kb
- 下载次数：
- 0次
- 提 供 者：
- sheny*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
full adder设计代码，verilog 语言描述，通过modelsim 仿真，quartus综合-full adder design code, verilog language to describe, through the ModelSim simulation, quartus integrated
(系统自动生成,下载前可以参看下载内容)
下载文件列表
89_full_adder
.............\89_Full_adder.vhd
.............\89_full_adder_stim.vhd
.............\89_pack_2_0.vhd
.............\README.TXT
.............\89_Full_adder.vhd
.............\89_full_adder_stim.vhd
.............\89_pack_2_0.vhd
.............\README.TXT