[VHDL编程] Verilog_HDL_elevator

说明：Verilog实现的基于FPGA的五层楼电梯运行控制逻辑设计-FPGA-based five-story elevator control logic implemented in Verilog design
<柯家豪> 在 2025-01-24 上传 | 大小：18kb | 下载：0

[VHDL编程] AES

说明：AES加密和解密算法的硬件语言描述，很值得大家来学习！-AES hardware encryption and decryption algorithm descr iption language, it is worth learning!
<zhangwei> 在 2025-01-24 上传 | 大小：12kb | 下载：0

[VHDL编程] Achievetrafficlights-

说明：实现红绿灯的仿真，程序简单易懂，很适合新手和初学者-Achieve traffic light simulation, a simple program to understand, it is suitable for novices and beginners
<杨明> 在 2025-01-24 上传 | 大小：50kb | 下载：0

[VHDL编程] FPGA-based-hand-gesture-recognition-system

说明：FPGA based hand gesture recognition system
<ABHISHEK> 在 2025-01-24 上传 | 大小：687kb | 下载：0

[VHDL编程] DCT_Final

说明：8 point approximate dct for image compression the purpose compression algorithm
<Maddy> 在 2025-01-24 上传 | 大小：17.97mb | 下载：0

[VHDL编程] small8

说明：This a sample microprocessor with a bi-directional data bus and RAM in software created in VHDL run on a cyclone 3 FPGA. -This is a sample microprocessor with a bi-directional data bus and RAM in software created in VHDL
<jeofner> 在 2025-01-24 上传 | 大小：3.96mb | 下载：0

[VHDL编程] 4bit-microprocessor

说明：This file is 4bit microprocessor that included a variety of modules like ALU,Progrem Counter and ACC etc It is to calculate 4bit binary Topblock is top level module.
<chakyuseok> 在 2025-01-24 上传 | 大小：2.46mb | 下载：0

[VHDL编程] car

说明：基于Xilinx公司的ISE软件开发的智能循迹避障小车的源代码，用Verilog语言，传感器有红外传感器以及超声波传感器-Xilinx' s ISE-based software development intelligent car tracking avoidance source code, using Verilog language, the sensor has an infrared sensor and ultra
<郭广宇> 在 2025-01-24 上传 | 大小：432kb | 下载：0

[VHDL编程] EP2C5T144_VGA

说明：VGA EP2C5T altera QuartusII VHDL FPGA CPLD passed
<寒雪亮> 在 2025-01-24 上传 | 大小：1.62mb | 下载：0

[VHDL编程] PEX8311_test

说明：PEX 8311 OK PCI e cycloneIII altera quartus FPGA CPLD
<寒雪亮> 在 2025-01-24 上传 | 大小：1.09mb | 下载：1

[VHDL编程] TEXIO

说明：TEXIO study testbench passed VHDL FPGA CPLD simulation Altera quartus
<寒雪亮> 在 2025-01-24 上传 | 大小：52kb | 下载：0

[VHDL编程] S1_38yima_NEW

说明：本次实验主要实现一个 3/8 译码器,在本实验的程序中是由 SW1、 SW2、 SW3 分别对应三位的二进制。 SW3 SW2 SW1 ： 所对应数字及二极管 0 0 0 ： 0 DD1 0 0 1 ： 1 DD2 0 1 0 ： 2 DD3 0 1 1 ： 3 DD4 1 0 0 ： 4 DD5 1 0 1 ： 5 DD6 1 1 0 ： 6 DD7 1 1 1 ： 7 DD8-T
<赵厉> 在 2025-01-24 上传 | 大小：62kb | 下载：0