[VHDL编程] led_blinking

说明：This code is for led blinking in vhdl for fpga compiled in altera Quartus 13.
<Motasim Masood> 在 2025-01-20 上传 | 大小：233kb | 下载：0

[VHDL编程] pwn-FOR-60-HZ

说明：THis code is for Spwm based inverter.with 25khz carrier frequency of pwm and 60 hz frequency which is modulated on pwm.compiled in altera Quartus
<Motasim Masood> 在 2025-01-20 上传 | 大小：1.51mb | 下载：0

[VHDL编程] Verilog_32bit_Adder

说明：32位超前进位加法器的改进Verilog实现-Improved Verilog implementation of 32 bit ahead carry adder
<李某人> 在 2025-01-20 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA_NIOSII_USB

说明：FPGA_NIOSII的U盘存储，能够对U盘进行读写，文件为一个项目-FPGA_NIOSII U-disk storage, U disk can read and write files to a project
<何学强> 在 2025-01-20 上传 | 大小：12.82mb | 下载：0

[VHDL编程] 21

说明：基于DE1的4位全加器（可视化），通过数码管显示，开关输入实现。-4 bit full adder based on DE1
<陈云成> 在 2025-01-20 上传 | 大小：214kb | 下载：0

[VHDL编程] tx__fsm

说明：这是一个描述FSM的代码，是我project项目的一部分希望共享给大家，也和大家共同进步-This is a descr iption of FSM code is part of my project project hope for everyone to share, too, and common progress
<susanyang> 在 2025-01-20 上传 | 大小：26kb | 下载：0

[VHDL编程] VGAS

说明：vga for fpga vhdl so enjoy learn about vhdl
<hicham hajoui> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 3180-bully

说明：the ball in fpga fixe or move it s the same enjoy it it
<hicham hajoui> 在 2025-01-20 上传 | 大小：35kb | 下载：0

[VHDL编程] Display

说明：CPLD按键消抖控制,数码管显示。已调试通过。可直接使用-CPLD key consumer shake control, digital tube display. Debug through. Can be used directly
<将成> 在 2025-01-20 上传 | 大小：289kb | 下载：0

[VHDL编程] yiweijicunqi

说明：使用并置“&”法写出通用移位寄存器的VHDL模型。在时钟控制下将输入数据寄存，在满足输出条件时输出数据。-Use and set & method common shift register to write VHDL models. Under clock control the input data registers, the output data in the output condition is satisfied.
<陈睿祺> 在 2025-01-20 上传 | 大小：833kb | 下载：0

[VHDL编程] shujujiance

说明：单进程Mealy型数据监测。实现100101的数据监测，可实现多次组合监测，更改移植方便简单。-Mealy-type single-process data monitoring. Achieve 100,101 data monitoring, enabling multiple portfolio monitoring, change transplantation convenient and simple.
<陈睿祺> 在 2025-01-20 上传 | 大小：474kb | 下载：0

[VHDL编程] DD

说明：This file is the VHDL code for controlling the stepping motor. The clock driving the stepping motor driver module. through signal it can control the direction of the stepping motor.-This file is the VHDL code for control
<parksehun> 在 2025-01-20 上传 | 大小：292kb | 下载：0