[VHDL编程] mimasuo

说明：数码管的vhdl源程序，主要用在CPLD或者FPGA上。-it is vhdl language.
<pxx> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] FA

说明：使用VERILOG實現全加器的設計,並附上TB供測試-Use VERILOG achieve full adder design, together with a test for TB
<opgp> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] timer

说明：使用VERILOG實現時鐘,並附上TB供測試-Use VERILOG realize the clock, along with tests for TB
<opgp> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] mux

说明：使用VERILOG實現多工器之設計,並附上tb供測試-VERILOG realized using multiplexer design, along with tb for testing
<opgp> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] dds

说明：可以实现通过串口对DDS进行配置，单音模式，输出频率为50M。已经调试过，直接可以使用-Can be achieved via a serial port configuration of DDS, mono mode, the output frequency is 50 m.Have been debugging, can use directly
<程序> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] SPI_MASTER

说明：VHDL实现的SPI Master 采用标准状态机，已完成实际验证-VHDL implementation of SPI Master standard state machine has completed the actual verification
<zhaojun> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：在FPGA 设计中，计数器可以用来对信号的变化情况进行计数，是经常使用的功能块。 这里设计的是一个2 位宽计数器，可以从00 计数到11，计数原则是在时钟信号的控制下，每个时钟周期计数一次。计数器属于时序逻辑电路。-In the FPGA, the counter can be used to count the changes in the signal, the function block is often used.
<Lily> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] data_sel

说明：数据选择器的作用是根据不同的输入信号，产生相应的输出信号。例如地址译码器就 是一种数据选择器。这里设计的是一个2-4 数据选择器，根据2 位宽输入信号的变化，4 位宽的输出信号会产生不同的结果。数据选择器属于组合逻辑电路。-Data selector according to the role of the different input signals, generates a corresponding output sig
<Lily> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] bt1120p_gen

说明：bt1120时序生成，verilog程序，1920x1080p60分辨率-synchronized video timing generation itu bt1120 within verilog program, 1920x1080p60 resolution
<李晨> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fsmc

说明：修改过的icore2复用模式ARM与FPGA FSMC接口 Verilog的-Modified icore2 multiplexed mode ARM and FPGA FSMC Interface Verilog s
<pzy> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_mcu

说明：SPI Slave接口，实现与外部控制器的接口。实现外部SPI口到逻辑内部寄存器模块接口的转换-SPI Slave interface, interface with external controller. SPI port to achieve external conversion logic module interface internal registers
<benjamin> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] pcm_read_cmd

说明：对于NEXYS3开发板，对于PCM 的读操作时序-the time of reading PCM on NEXYS3
<赵宝琦> 在 2025-02-25 上传 | 大小：1kb | 下载：0