[VHDL编程] 16X64dianzhen

说明：16*64点阵程序，运用串行传输数据，移位寄存器接收数据，硬件电路连接简单-16* 64 lattice procedures, the use of serial transmission of data, receive data shift register, hardware circuits connected simple
<qiang> 在 2025-01-20 上传 | 大小：38kb | 下载：0

[VHDL编程] VDHL

说明：Verilog的135个经典设计实例，直流电机控制，游戏机，三态总线，加法器，锁存器等-Verilog s 135 classic design example, DC motor control, video game consoles, three-state bus, adder, latches, etc.
<何柳> 在 2025-01-20 上传 | 大小：111kb | 下载：0

[VHDL编程] Spartan3FPGA

说明：xilinx spartan3 FPGA的最准确权威的配置方法-xilinx spartan3 FPGA authority of the most accurate way to configure
<sunyingliang> 在 2025-01-20 上传 | 大小：214kb | 下载：0

[VHDL编程] SPARTAN-3PINOUTINFORMATION

说明：xilinx spartan3各封装引脚信息-xilinx spartan3 information on the package pin
<sunyingliang> 在 2025-01-20 上传 | 大小：274kb | 下载：0

[VHDL编程] ALU

说明：此代码能高速实算术逻辑单元的功能，适合risc_CPU的设计。若有不足，请多多包含。-This code can be really high-speed arithmetic logic unit function, suitable for risc_CPU design. If insufficient, please contain.
<张朝阳> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] FSM_Design

说明：讲述了状态机的相关知识，文章为重英文，利用具体的例子讲述了VHDL中 的状态机-About the state machine of the relevant knowledge, the article for the re-in English, the use of specific examples described in VHDL State Machine
<yl> 在 2025-01-20 上传 | 大小：117kb | 下载：0

[VHDL编程] diyabiao

说明：moore状态机~~~ 用vhdl语言实现-moore state machine ~ ~ ~ using VHDL language
<黎明> 在 2025-01-20 上传 | 大小：14kb | 下载：0

[VHDL编程] VerilogHDL

说明：一本介绍VHDL的好书，可以让你很快的熟悉VHDL知识。-A good book to introduce VHDL, can let you quickly familiar with the VHDL knowledge.
<shihelu> 在 2025-01-20 上传 | 大小：3.98mb | 下载：0

[VHDL编程] mclk

说明：基于多时钟的处理，在跨时钟域的处理上有优势-Based on Multi-clock processing, the cross-clock domain processing advantages
<xianren> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogHDLDigitalControlSystemExample

说明：《Verilog HDL数字控制系统设计实例》-冼进-源代码- Verilog HDL Digital Control System Design - Xian Jin- source code
<王洪亮> 在 2025-01-20 上传 | 大小：10.85mb | 下载：0

[VHDL编程] CPLD_FPGA

说明：《CPLD_FPGA设计及应用》课件与实例- CPLD_FPGA design and application, with examples of courseware
<王洪亮> 在 2025-01-20 上传 | 大小：20.74mb | 下载：0

[VHDL编程] fanzhen

说明：简单使用的UART通信模块，用Verilog编写通过仿真，直接可用-Easy-to-use UART communication module, and the preparation of the adoption of Verilog simulation, directly available
<李伟> 在 2025-01-20 上传 | 大小：711kb | 下载：0