[VHDL编程] DesignOfEletricClock

说明：
<David> 在 2024-10-07 上传 | 大小：573440 | 下载：0

[VHDL编程] ml50x_schematics

说明：xilinx公司的virtex-5开发板原理图 需要的可以下载看一下 希望对你有帮助-xilinx company virtex-5 development board schematics can download look you want to help
<王二> 在 2024-10-07 上传 | 大小：624640 | 下载：0

[VHDL编程] VHDL_Development_Board_Sources

说明：这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source cod
<Jawen> 在 2024-10-07 上传 | 大小：4642816 | 下载：0

[VHDL编程] clk_gen_translate

说明：本程序实现不同频率时钟的产生及其相互转化-this program different clock frequencies to the formation and transformation
<李铭> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] calcu_synthesis

说明：本程序实现两个整数平方和相加并且输出结果-the program two integers and the sum of squared output
<李铭> 在 2024-10-07 上传 | 大小：3072 | 下载：0

[VHDL编程] prssdoc

说明：代码基于VHDL语言的个文化代码有用的但是可能有错误下在是倾销心-VHDL code based on the cultural code useful but may be under the wrong heart is dumping
<轩辕李> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] sixuanyi

说明：四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D-four elected a selector, the importation of four, Output 1. When NM = 00 A at the election when NM = 01 am when the election NM B = C 10:00 when the election NM =
<赵总令> 在 2024-10-07 上传 | 大小：13312 | 下载：0

[VHDL编程] yiwei

说明：跑马灯-是移位寄存器 有6个灯，无延时entity-Bomadeng-shift register is a six lights, without delay entity
<123> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] data_transfer

说明：同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to c
<chengp> 在 2024-10-07 上传 | 大小：557056 | 下载：0

[VHDL编程] PCM30

说明：SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displac
<chengp> 在 2024-10-07 上传 | 大小：856064 | 下载：0

[VHDL编程] TOKEN_vrilog

说明：同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to c
<chengp> 在 2024-10-07 上传 | 大小：363520 | 下载：0

[VHDL编程] jurbojtag

说明：turbo jtag CPLD source code use altera EPM7128S -turbo jtag CPLD source code use altera EPM7 128S
<z8848> 在 2024-10-07 上传 | 大小：2048 | 下载：0