资源列表
[VHDL编程] Verilog典型电路设计_华为
说明:Verilog典型电路设计,学习价值较高。(Verilog typical circuit design, learning value is higher.)<我法提了> 在 2024-10-08 上传 | 大小:267264 | 下载:0
[VHDL编程] verilog黄金参考指南中文版
说明:Verilog设计典型指导资料,学习价值较高。(Verilog design typical guidance information, learning value is higher.)<我法提了> 在 2024-10-08 上传 | 大小:468992 | 下载:0
[VHDL编程] Verilog-基本语法
说明:Verilog设计典型指导资料,有学习的价值(Verilog design typical guidance information, has the value of learning)<我法提了> 在 2024-10-08 上传 | 大小:403456 | 下载:0
[VHDL编程] Gopher360-master
说明:This iss some ttewtewtewtewt<JD12345> 在 2024-10-08 上传 | 大小:30720 | 下载:0
[VHDL编程] timing_constraints
说明:方法能够自动地约束 PLL 的输入和输出时钟。ALTPLL megafunction 中指定的所有 PLL 参数都用于约束 PLL 的输入和输出时钟。(Methods can automatically constrain PLL input and output clock.Named in ALTPLL megafunction.All PLL parameters are used to constrain PLL input a<小李子公公> 在 2024-10-08 上传 | 大小:12288 | 下载:0
[VHDL编程] FPGA黑金开发板AX301原理图
说明:掌 握 V e r i l o g H D L 语 言 需 要 的 不 只 是 技 术 而已 , 最 重 要 是 那 颗 安 静 的 心 , 安 静 的 心 会 带 读 者 乘 风 破 浪 , 一 方 通 行 。 此 外 记 录 笔 记 的习 惯 更 为 重 要 , 向 自 己 学 习 比 起 向 他 人 学 习 更 有 学 习 的 价 值 。(It is not only the skill that is required to h<你四哥> 在 2024-10-08 上传 | 大小:117760 | 下载:0