[VHDL编程] uart_verilog

说明：简化的串口通信，去掉了奇偶校验位，波特率为9600，测试通过，fpga型号为xinlinx vp20-Simplified serial communication, removing the parity bit, the baud rate to 9600, test, fpga model xinlinx vp20
<刘红亮> 在 2025-01-11 上传 | 大小：5kb | 下载：0

[VHDL编程] ADC0809

说明：VerlogHDL 代码，对AD0809读取的数据显示译码，采取查找表的方式
<刘红亮> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] AD9851

说明：用VHDL语言编写的DDS正弦函数发生器-Using VHDL language DDS sine function generator
<cfsword> 在 2025-01-11 上传 | 大小：489kb | 下载：0

[VHDL编程] vhdlexample

说明：详细功能:曾经学习VHDL时公司老工程师给的的经典实例，互相学习。-Detailed features: when the company had to learn VHDL Engineer to the old classic examples, learn from each other.
<万葵> 在 2025-01-11 上传 | 大小：24kb | 下载：0

[VHDL编程] div3

说明：VHDL实现50％占空比。并且是奇数分频。-VHDL to achieve 50 duty cycle. And is odd-numbered sub-frequency.
<skylinnan> 在 2025-01-11 上传 | 大小：115kb | 下载：0

[VHDL编程] Examples_of_VHDL_Descriptions

说明：详细的VHDL实用程序集合，大量的例程及讲解，实用参考设计-Detailed VHDL Utility Collection, a large number of routines and on, practical reference design
<yang> 在 2025-01-11 上传 | 大小：168kb | 下载：0

[VHDL编程] ocidec3

说明：IDE的Verilog设计，已经经过验证。 -IDE of the Verilog design, has been verified.
<Jason> 在 2025-01-11 上传 | 大小：26kb | 下载：0

[VHDL编程] receive

说明：EAS 的接收程序接收来自发射板的RF信号-EAS receiver process receives data from the launch of the RF signal board
<邹序友> 在 2025-01-11 上传 | 大小：7kb | 下载：0

[VHDL编程] latch11

说明：自己写的锁存器程序，用VHDL语言实现，望大家指教-Wrote it myself latch procedures, using VHDL language, hope everyone advice
<chinaafxp> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] modelsim

说明：基于存储器的基4按频率抽取的fft 的vhdl描述 可以对连续数据流进行256点的fft -Memory based on the base 4 by the frequency of fft taken the VHDL descr iption of the continuous data stream can be carried out 256 point fft
<庞志勇> 在 2025-01-11 上传 | 大小：22kb | 下载：0

[VHDL编程] xapp223

说明：xinilix的uart串口控制器的源代码-xinilix the UART serial port controller source code
<行卡> 在 2025-01-11 上传 | 大小：103kb | 下载：0

[VHDL编程] DDS

说明：用51和 FPGA实现的 DDS的程序-FPGA with 51 and realize the process of DDS
<胡玉贵> 在 2025-01-11 上传 | 大小：5kb | 下载：0