[VHDL编程] testfreq

说明：利用示波器的X和Y通道输出采样波形图形 注：显示两个周期。扫频频率100Hz-Oscilloscope using X and Y channel outputs sampled waveform graphics Note: the two cycles. Sweep frequency 100Hz
<张勋> 在 2024-10-08 上传 | 大小：1193984 | 下载：0

[VHDL编程] GAL

说明：一个组合逻辑实例,完成地址选择,读写信号产生等时序-Examples of a combinational logic to complete the address of choice, to read and write timing signal generator, etc.
<张彦峰> 在 2024-10-08 上传 | 大小：27648 | 下载：0

[VHDL编程] chuzuche

说明：此程序为出租车计价器，配合凌阳61板和液晶模组可模仿出租车计价器，并可对其公里、价格自己进行设定-This procedure Taximeter with Sunplus 61 panels and LCD modules Taximeter replicable, and its kilometers, set their own prices
<wendy> 在 2024-10-08 上传 | 大小：11177984 | 下载：0

[VHDL编程] veriloguartrx

说明：verilogHDL编写的串口检测程序，自己写的，相对其他的代码，本程序比较简短，初学者容易掌握。-verilogHDL prepared by serial testing procedures, their own writing, compared with other code, the procedure relatively brief, easy to grasp for beginners.
<> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] JTD

说明：在maxplusII平台上开发的一个交通等内核，该文件中有多个版本，为实现交通灯的不同功能，同时后续版本也是对前面版本的修改与优化，基于verilog HDL语言-MaxplusII platform in the development of a transport kernel, the document has multiple versions, in order to realize the different functio
<孙炜> 在 2024-10-08 上传 | 大小：1189888 | 下载：0

[VHDL编程] phasemeasure

说明：本代码为一个相位控制器的源程序，可以实现移项，调幅，调频功能，该代码包含两个部分，一部分是由8051内核单片机构成的人机界面控制，令一部分是由fpga构成的相位数据处理，双方通过8位数据口线进行通信，通信协议为我自己所编写不具有通用性，该代码实现了8051与fpga的简单通信与协作，同时发挥了不同平台各自的优势，8051控制，fpga做算法-The code for a phase controller source code, you
<孙炜> 在 2024-10-08 上传 | 大小：665600 | 下载：0

[VHDL编程] sheji

说明：verilog设计练习进阶 对初学者来说 是对所学知识不错的检验 让你在思考问题的同时所获更多-Advanced Verilog Design practice for beginners is a good knowledge of the test so that you are thinking at the same time received more
<唐星> 在 2024-10-08 上传 | 大小：101376 | 下载：0

[VHDL编程] VerilogHDL

说明：王金明：《Verilog HDL 程序设计教程》程序 把程序部分单独列出来 让你跳过大段文字直接接触源程序 -Wang Jinming:
<唐星> 在 2024-10-08 上传 | 大小：175104 | 下载：0

[VHDL编程] trrafficlight

说明：（1）当乡村公路无车时，始终保持乡村公路红灯亮，主干道绿灯亮。 （2）当乡村公路有车时，而主干道通车时间已经超过它的最短通车时间时，禁止主干道通行，让乡村公路通行。主干道最短通车时间为25s 。 （3）当乡村公路和主干道都有车时，按主干道通车25s，乡村公路通车16s交替进行。（4）不论主干道情况如何，乡村公路通车最长时间为16s。 （5）在每次由绿灯亮变成红灯亮的转换过程中间，要亮5s时间的黄灯作为过渡。 （6）用开关
<Richard> 在 2024-10-08 上传 | 大小：2048 | 下载：0

[VHDL编程] verilog

说明：卡内基梅陇大学verilog课程讲义.pdf,是verilog 学习者非常实用的优秀资源-Carnegie University Meilong Verilog Course Training Manual. Pdf, is very useful Verilog learners excellent resources
<孙强> 在 2024-10-08 上传 | 大小：234496 | 下载：0

[VHDL编程] modelsim_ppt

说明：modelsim中文学习的ppt,属于电子EDA-ModelSim for Chinese language learning ppt, are e-EDA
<zhang> 在 2024-10-08 上传 | 大小：1793024 | 下载：0

[VHDL编程] threediv_clk

说明：奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频-Odd-numbered sub-band and octave, simply modify the parameters can be achieved relatively rare sub-base frequency and frequency-doubling
<panwu> 在 2024-10-08 上传 | 大小：158720 | 下载：0