资源列表

« 1 2 ... .18 .19 .20 .21 .22 4123.24 .25 .26 .27 .28 ... 4311 »

[VHDL编程8251

说明:8251的完整的功能的实现,可以进行编译,综合.-8251 complete function of the realization can be compiled and integrated.
<田宇> 在 2024-11-11 上传 | 大小:1.33mb | 下载:0

[VHDL编程shuzizhongshehi

说明:能实现数字钟中时间的显示,并可对小时,分钟,秒进行调整-Can realize the time digital clock display, and on the hours, minutes, seconds to adjust
<huofeng> 在 2024-11-11 上传 | 大小:92kb | 下载:0

[VHDL编程RS232_Interrupt_Code_niosII

说明:串口中断_niosII.rar 解压密码:www.21control.com
<严友> 在 2024-11-11 上传 | 大小:3kb | 下载:0

[VHDL编程DSP_BUILDER_DESIGN

说明:DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程,正弦信号发生器完整的设计过程,以及使用Matlab、quartusII\modelsim详细的仿真过程。-DSP Builder preliminary design, introduce Matlab/DSP Builder and its design flow, sinusoidal signal generator complete desig
<yehui> 在 2024-11-11 上传 | 大小:1.31mb | 下载:0

[VHDL编程i2c.tar

说明:IIC主设备的代码实现(verilog),从设备模型-IIC main equipment of the code (verilog), from the device model
<> 在 2024-11-11 上传 | 大小:683kb | 下载:0

[VHDL编程FPGA_bit_clock_data_recovery

说明:基于FPGA的新型数据位同步时钟提取(CDR)实现方法-New FPGA-based data bit sync clock extraction (CDR) method
<sam zeng> 在 2024-11-11 上传 | 大小:91kb | 下载:0

[VHDL编程DE2_Default

说明:DE2开发版的默认程序,verilog,里面对各个模块都进行了控制,而且程序非常规范,值得学习-DE2 development version of the default proceedings, verilog, inside of each module have been controlled and standardized procedures, it is worth learning
<张伟> 在 2024-11-11 上传 | 大小:3mb | 下载:0

[VHDL编程PS2

说明:使用XLINX的FPGA实现P/S2的键盘接口-The FPGA using XLINX realize P/S2 keyboard interface
<toneytang> 在 2024-11-11 上传 | 大小:3kb | 下载:0

[VHDL编程suoxianghuan

说明:使用XILINX的FPGA进行简单的倍频
<toneytang> 在 2024-11-11 上传 | 大小:4kb | 下载:0

[VHDL编程S6_LCD_VHDL

说明:采用vhdl语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成,可直接运行-err
<李晨> 在 2024-11-11 上传 | 大小:426kb | 下载:0

[VHDL编程VGA_LCD_IP

说明:vga ipcore的verilog代码
<> 在 2024-11-11 上传 | 大小:484kb | 下载:0

[VHDL编程pwm

说明:
<李其> 在 2024-11-11 上传 | 大小:22kb | 下载:0
« 1 2 ... .18 .19 .20 .21 .22 4123.24 .25 .26 .27 .28 ... 4311 »

源码中国 www.ymcn.org