[VHDL编程] 夏宇闻-Verilog经典教程

说明：夏宇闻-Verilog经典教程。电子版。很好的入门书籍。(Xia Yu -Verilog classic tutorial. Electronic.Good introductory books.)
<Vincent、> 在 2025-04-23 上传 | 大小：1.26mb | 下载：0

[VHDL编程] 卡内基梅陇大学verilog课程讲义

说明：很好的学习FPGA的资料.适合深入学习.(Good study of FPGA information. It is suitable for further study.)
<Vincent、> 在 2025-04-23 上传 | 大小：229kb | 下载：0

[VHDL编程] 可综合的Verilog语法（剑桥大学，影印）

说明：可综合的Verilog语法（剑桥大学，影印）.(A comprehensive Verilog Grammar (University of Cambridge, photocopy).)
<Vincent、> 在 2025-04-23 上传 | 大小：292kb | 下载：0

[VHDL编程] verilog_经验(适合初学者)

说明：verilog初学者学习经验.适合菜鸟.(Verilog beginner's learning experience. Suitable for rookie.)
<Vincent、> 在 2025-04-23 上传 | 大小：505kb | 下载：0

[VHDL编程] CRC_16

说明：采用算法为：X^16+X^12+X^5 仿真验证通过，非常好用，大家可以用一下试试看(The algorithm is: X^16+X^12+X^5 The simulation verification passed, very good, you can use it to try it.)
<夏日的焰火> 在 2025-04-23 上传 | 大小：9.64mb | 下载：0

[VHDL编程] vga

说明：VGA synchronization using Altera Cyclone II
<godup> 在 2025-04-23 上传 | 大小：377kb | 下载：0

[VHDL编程] machine

说明：Simple finite state machine on Altera Cyclone II
<godup> 在 2025-04-23 上传 | 大小：284kb | 下载：0

[VHDL编程] alu

说明：A simple ALU on Altera FPGA for learners
<godup> 在 2025-04-23 上传 | 大小：359kb | 下载：0

[VHDL编程] clock

说明：用VHDL完成的数字钟设计。可选24h与12h两种时制，运用到按键消抖。(The digital clock is designed with VHDL. Optional 24h and 12h two kinds of time system, apply to the button to shake.)
<redsoul丶> 在 2025-04-23 上传 | 大小：20kb | 下载：0

[VHDL编程] OFDM Transceiver

说明：build ofdm system transceiver
<zizimaghraby> 在 2025-04-23 上传 | 大小：133kb | 下载：0

[VHDL编程] szz

说明：数字钟，24小时时制，每隔一分钟报时，每次两秒钟(A digital clock, ring lasts for two seconds per minute)
<张小憨> 在 2025-04-23 上传 | 大小：6.96mb | 下载：0

[VHDL编程] Verilog超详细教程-北京大学于敦山

说明：Verilog超详细教程，北京大学于敦山(Verilog Course Peking University)
<LiangJN> 在 2025-04-23 上传 | 大小：1.21mb | 下载：0