[VHDL编程] Uart_Send

说明：UART的完整发送程序，包括完整的工程核源代码。-UART to send the complete procedure, including the complete source code of nuclear engineering.
<wanyou2345> 在 2025-04-22 上传 | 大小：4kb | 下载：0

[VHDL编程] SST39VF3201

说明：flash interface controller, verilog coding
<jason> 在 2025-04-22 上传 | 大小：292kb | 下载：0

[VHDL编程] SDRAMController

说明：非常好的SDRAM Controller 设计文档。工程必备-SDRAM Controller Design of a very good document. Works required
<王一> 在 2025-04-22 上传 | 大小：436kb | 下载：0

[VHDL编程] vhdlsorse

说明：VHDL常用源程序，希望以EDA技术学习者有用！-VHDL source code commonly used, I hope to EDA technology learners useful!
<木子> 在 2025-04-22 上传 | 大小：1.13mb | 下载：0

[VHDL编程] FPGA

说明：fpga初学者的一个不错的入门，可以从总体上认识fpga的各项特点和功能。-FPGA beginners a good entry, you can generally understand the FPGA from the various features and functions.
<高斌> 在 2025-04-22 上传 | 大小：188kb | 下载：0

[VHDL编程] fenpin

说明：此程序是用硬件描述语言VHDL编写的分频程序，实现了不同的频率输入。-This procedure is the preparation of hardware descr iption language VHDL sub-frequency procedures, to achieve a different frequency input.
<于贵贤> 在 2025-04-22 上传 | 大小：3kb | 下载：0

[VHDL编程] uart_v

说明：VHDL串口程序,通过验证,识货的快下载,精品-VHDL serial procedures, validated,识货faster downloads, quality
<dushibiao> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA

说明：大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢-FPGA design of large-scale multi-clock design strategy, I hope there is a need of people like
<唐瑞> 在 2025-04-22 上传 | 大小：186kb | 下载：0

[VHDL编程] cpldbus51

说明：CPLD与8051的总线接口VHDL源码-CPLD with 8051 bus interface VHDL source
<xjb> 在 2025-04-22 上传 | 大小：49kb | 下载：0

[VHDL编程] 127774653

说明：
<py> 在 2025-04-22 上传 | 大小：777kb | 下载：0

[VHDL编程] send_test

说明：输入时钟，可以得到周期性的有效信号以及同步信号，同时可以随时钟输出8个字节的数据-Input clock, can be an effective signal, as well as periodic synchronization signal, at the same time can be 8-byte clock output data
<stone> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] testproject2

说明：利用VHDL编写的counter程序，基于FLIP-FLOP-Counter the use of VHDL procedures prepared, based on the FLIP-FLOP
<xc> 在 2025-04-22 上传 | 大小：6kb | 下载：0