[VHDL编程] vhdl_clock

说明：VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；-VHDL digital clock design process design requirements for the basic requirements: 1,24 hours count display 2, with a
<孙超> 在 2024-11-18 上传 | 大小：7kb | 下载：0

[VHDL编程] 2-QUARTUSII

说明：让大家更加的了解EDA技术在日常生活中的重要性。-Let us be more understanding of EDA technology in daily life importance.
<马剑> 在 2024-11-18 上传 | 大小：549kb | 下载：0

[VHDL编程] multiplyingunit

说明：其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位-Its multiplier principle is: the sum of multiplication through each shift principle to achieve, from the lowest bit multiplicand to start, if 1
<张华> 在 2024-11-18 上传 | 大小：134kb | 下载：0

[VHDL编程] sin125

说明：用FPGA实现DDS的信号发生器（正弦波125kHz）-Using FPGA to achieve DDS signal generator (sine wave 125kHz)
<杜海明> 在 2024-11-18 上传 | 大小：192kb | 下载：0

[VHDL编程] serial

说明：基于VHDL的串口通信 基于VHDL的串口通信-VHDL-based serial communication based on VHDL Serial Communication
<戴明> 在 2024-11-18 上传 | 大小：369kb | 下载：0

[VHDL编程] USB11Core

说明：FPGA设计的USB1.1IP Core，说明文档也在里面了-FPGA design USB1.1IP Core, documentation is also inside the
<why> 在 2024-11-18 上传 | 大小：892kb | 下载：0

[VHDL编程] EEPROM_RD_WR

说明：本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。-This procedure includes: EEPROM of the functional model (eeprom.v), read/write EEPROM
<周> 在 2024-11-18 上传 | 大小：107kb | 下载：0

[VHDL编程] VerilogHDL

说明：基于VerilogHDL的实用教程，书中介绍得简单易懂-Based on VerilogHDL Practical Guide, a book to introduce easy-to-read
<xiaoxiao> 在 2024-11-18 上传 | 大小：3.37mb | 下载：0

[VHDL编程] 11

说明：VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称和文件名要相同，也请自行修改。 如发现错误请来信指正或在BBS上提出。 -VHDL syntax support is not the same as the scope, the following
<夏巍> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 22

说明：VHDL语言实现三人表决器控制电路，有优先级自主设定等功能-VHDL language to achieve three of the voting machine control circuit, a priority setting features such as autonomous
<夏巍> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ug_lpm_rom

说明：quartus rom的生成 运用matlab生成.mif或.hex文件 载入rom表-quartus rom the use of matlab generated generation. mif or. hex file loading rom Table
<王欣欣> 在 2024-11-18 上传 | 大小：805kb | 下载：0

[VHDL编程] ug_memrom

说明：quartus 与 MATLAB 联合仿真，生成rom表，-Quartus joint simulation with MATLAB to generate rom table,
<王欣欣> 在 2024-11-18 上传 | 大小：1.18mb | 下载：0