资源列表
[VHDL编程] modelsimshiyong
说明:modelsim的详细开发和使用过程 适合初级modelsim学员-ModelSim detailed process of development and use of ModelSim for primary students<王欣欣> 在 2024-11-18 上传 | 大小:494kb | 下载:0
[VHDL编程] yueqvyanzou
说明:基于MUXPLUS2的VHDL程序,实现音乐播放,-MUXPLUS2 the VHDL-based procedures, the realization of music player,<刘英> 在 2024-11-18 上传 | 大小:25kb | 下载:0
[VHDL编程] AS_FIFO_DESIGN_Verilog
说明:使用Verilog硬件描述语言完成了一个异步FIFO的设计,供相关硬件开发人员参考。-Verilog hardware descr iption language used to complete an asynchronous FIFO design, hardware development for the relevant reference.<小米> 在 2024-11-18 上传 | 大小:3kb | 下载:0
[VHDL编程] CORDIC_ATAN
说明:使用verilog语言完成了基于cordic算法求反正切的计算,精度为8次迭代-Verilog language used to complete based on CORDIC algorithm for arctangent calculation, an accuracy of 8 iterations<小米> 在 2024-11-18 上传 | 大小:1kb | 下载:1
[VHDL编程] RS_204_188_decoder
说明:使用verilog完成了RS编码的设计,编码参数为输入188,输出204-The use of Verilog coding RS completed the design, coding parameters for the importation of 188, the output 204<小米> 在 2024-11-18 上传 | 大小:14kb | 下载:0
[VHDL编程] 3_8_decoder
说明:利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位-Use CASE statement 3-8 decoder, three for data entry, three for the control side, namely S1, S2, S3, output data for eight<sunrier> 在 2024-11-18 上传 | 大小:128kb | 下载:0