[VHDL编程] EXA05

说明：一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
<haongodng> 在 2024-10-16 上传 | 大小：94208 | 下载：0

[VHDL编程] Count_Decount

说明：c est un compteur et decompteur en vhdl
<saif> 在 2024-10-16 上传 | 大小：1024 | 下载：0

[VHDL编程] Rs232sourcecode

说明：Working RS232 controller running at 9600 Hz. Consist of Transmitter and Receiver Module. Tested in FPGA Spartan 3 Included files for testing at FPGA - Scan4digit .vhd - to display at 7 sgement display - D4to7
<Ikki> 在 2024-10-16 上传 | 大小：5120 | 下载：0

[VHDL编程] data_rom

说明：生成一个正弦波，使用vhdl中的宏功能模块-Generate a sine wave, the use of VHDL in the macro function modules
<zts> 在 2024-10-16 上传 | 大小：2048 | 下载：0

[VHDL编程] Avt3S400A_Eval_MB_parallel_flash_v10_1_01

说明：FPGA 并行NOR FLash的操作相关，很实用的，基于Xilinx SPartan-3 -FPGA parallel operation of NOR FLash related, it is practical, based on the Xilinx SPartan-3
<沈煌辉> 在 2024-10-16 上传 | 大小：13668352 | 下载：0

[VHDL编程] adder

说明：高达16位加法器的实现，工作环境在ISE，modesim，该例程较为详细！-Up to 16-bit adder implementation, the working environment at ISE, modesim, the more detailed routines!
<马高望> 在 2024-10-16 上传 | 大小：51200 | 下载：0

[VHDL编程] lcd_verilog

说明：利用verilogＨＤＬ语言实现ＬＣＤ的驱动编程-Use of language implementation verilogHDL drive LCD programming
<backoff> 在 2024-10-16 上传 | 大小：424960 | 下载：0

[VHDL编程] nptel-cad1-02

说明：Verilog notes - Part 2 from IIT M-Verilog notes- Part 2 from IIT M
<Ammankumar> 在 2024-10-16 上传 | 大小：958464 | 下载：0

[VHDL编程] nptel-cad1-04

说明：Verilog notes - Part 4 from IIT M-Verilog notes- Part 4 from IIT M
<Ammankumar> 在 2024-10-16 上传 | 大小：26624 | 下载：0

[VHDL编程] studyFFTcore

说明：调用FPGA的IP核实现FFT运算，在xilinx的vertex4sx55FPGA的实现-Call FPGA implementation of the IP core FFT computation, in the Xilinx implementation of the vertex4sx55FPGA
<徐成发> 在 2024-10-16 上传 | 大小：1287168 | 下载：0

[VHDL编程] FIFO_EMIF

说明：实现FPGA通过EMIF总线给DSP定期发送数据的功能-FPGA implementation through the EMIF bus regularly send data to the DSP function
<徐成发> 在 2024-10-16 上传 | 大小：1480704 | 下载：0

[VHDL编程] freq_high2low

说明：输入一个高频时钟，输出一个频率可设置的周期信号的verlog模块，在系统设计时很方便-Enter a high-frequency clock, the output frequency can be set up a periodic signal verlog modules, system design at a very convenient
<徐成发> 在 2024-10-16 上传 | 大小：2048 | 下载：0