资源列表

« 1 2 ... .43 .44 .45 .46 .47 3748.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程ART_8800010412_400005_500012_TS_a49f0705

说明:一本关于FPGA详细介绍的图书,很详细,很精彩,经典-FPGA a detailed introduction about the book, very detailed, very exciting, classic
<zhangyan> 在 2024-11-19 上传 | 大小:17kb | 下载:0

[VHDL编程sine_testbench

说明:Sine generator in VHDL.
<Mike> 在 2024-11-19 上传 | 大小:5kb | 下载:0

[VHDL编程FPGA-PS2-interface

说明:FPGA的PS2口接口程序,可识别PS2口键盘的输入-FPGA-PS2 port interface program to identify the mouth PS2 keyboard input
<冀少威> 在 2024-11-19 上传 | 大小:650kb | 下载:0

[VHDL编程FPGA-SRAMt-test

说明:测试型号为EP2C5Q208C8的FPGA的RAM是否正常,按提示操作,并显示每步的测试结果-EP2C5Q208C8 test models for the FPGA' s RAM and whether it is normal, according to prompts, and display each step of the test results
<冀少威> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程FPGA-VGA-interface

说明:基于FPGA的VGA接口显示程序,可显示三种彩色条纹-FPGA-based interface VGA display program can display the three color stripes
<冀少威> 在 2024-11-19 上传 | 大小:454kb | 下载:0

[VHDL编程add(FLP)

说明:一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加-A 32-bit floating-point adder can be both within the IEEE 754 format to add value
<TTJ> 在 2024-11-19 上传 | 大小:10kb | 下载:0

[VHDL编程mul(FLP)

说明:一个32位元的浮点数乘法器,可将两IEEE 754格式的值进行相乘-A 32-bit floating-point multipliers, can be two format IEEE 754 values multiplied
<TTJ> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程div(FLP)

说明:是Nios II處理器下客製化指令的一個32位元浮點數除法器,可將兩IEEE 754格式的值進行相除-Nios II processors are customized instruction under a 32-bit floating-point divider can be two format IEEE 754 value division
<TTJ> 在 2024-11-19 上传 | 大小:18kb | 下载:0

[VHDL编程pwm_avalon_interface

说明:这是一个完整的pwm ip 核,可在sopc中实例化该核,下载即可用,绝对好使。-This is a complete nuclear pwm ip can be instantiated in SOPC in the nuclear, you can download, and absolutely so.
<lizhiqiang> 在 2024-11-19 上传 | 大小:18kb | 下载:0

[VHDL编程16bitFFTFPGA

说明:16位定点FFT-DSP的FPGA实现(相关代码和使用说明)-16-bit fixed-point FFT-DSP implementation of the FPGA (the relevant codes and instructions)
<tanghongwu> 在 2024-11-19 上传 | 大小:3.57mb | 下载:0

[VHDL编程spi2-testbench

说明:test bench for spi communication
<Onur> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程verilog_renyifenpin

说明:
<小泉儿> 在 2024-11-19 上传 | 大小:1kb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 3748.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org