[VHDL编程] naozhongsheji

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 闹钟设计-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Alarm Clock Design
<许毅民> 在 2024-11-19 上传 | 大小：282kb | 下载：0

[VHDL编程] yuelao

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 用VHDL语言仿真歌曲刘德华的《月老》-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Using VHDL simulation language song Andy Lau' s " 月老"
<许毅民> 在 2024-11-19 上传 | 大小：209kb | 下载：0

[VHDL编程] honhludeng

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 用VHDL语言仿真交通灯-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Using VHDL language simulation of traffic lights
<许毅民> 在 2024-11-19 上传 | 大小：123kb | 下载：0

[VHDL编程] VHDLforFPGA

说明：vhdl language for fpga
<akash pal> 在 2024-11-19 上传 | 大小：182kb | 下载：0

[VHDL编程] sopccomponent

说明：sopc builder元件实例使用及相关源码-sopc builder examples of the use of components and related source
<shenhuan> 在 2024-11-19 上传 | 大小：215kb | 下载：0

[VHDL编程] fequency

说明：用VHDL语言描述的工程实例频率计（在quartus 7.2中使用）-VHDL language used to describe the project examples Cymometer (quartus 7.2 at the use of)
<shenhuan> 在 2024-11-19 上传 | 大小：199kb | 下载：0

[VHDL编程] FPEGVHDL

说明：这是本人在学FPEG/VHDL快速工程实践入门与提高一书时所写的相关代码。可是本人辛苦整理出来的啊。希望对大家有帮助了-This is my study at FPEG/VHDL Express entry and improve engineering practice when the book written by one of the relevant code. However hard I organize out ah.
<Zachary> 在 2024-11-19 上传 | 大小：3kb | 下载：0

[VHDL编程] chufaqi

说明：时序电路是指它的输出不仅取决于当时的输入，而且也取决于过去的输入，即过去输入不同，则在当前的情况下，输出也可能不同。-Sequential circuit is the output depends not only on its input at that time, but also on past input, that is different from the last input, then in the current c
<hellen> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzisuoxiang

说明：数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。-Digital phase-locked loop (DPLL) technology in digital communications, radio electronics, and many other fields ha
<hellen> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] nfenpin

说明：N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。-N divider is a simple addition to N counter. Addition and subtraction of the pulse divider circuit output pulse frequency N again, the whole loop of the output sig
<hellen> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] niguan

说明：fsk的调制与解调 fsk的调制与解调 vhdl实现-fsk modulation demodulation
<niguan> 在 2024-11-19 上传 | 大小：51kb | 下载：0

[VHDL编程] counter

说明：实现任意奇数偶数分频的 模块 ，而且占空比为50 ，本人一直在用，很好用！-Implementation of arbitrary even-numbered odd-numbered frequency sub-module
<lee gilbert> 在 2024-11-19 上传 | 大小：1kb | 下载：0