文件名称:freq_high2low
介绍说明－－下载内容均来自于网络，请自行研究使用
输入一个高频时钟，输出一个频率可设置的周期信号的verlog模块，在系统设计时很方便-Enter a high-frequency clock, the output frequency can be set up a periodic signal verlog modules, system design at a very convenient
(系统自动生成,下载前可以参看下载内容)
下载文件列表
freq_high2low
.............\verilog.asm
.............\_primary.dat
.............\_primary.vhd
freq_high2low.v
.............\verilog.asm
.............\_primary.dat
.............\_primary.vhd
freq_high2low.v