[VHDL编程] CSLA_32

说明：32bit carry select adder
<suha> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mp

说明：this the vhdl code of arithmetic and logic unit of 16 bit microprocessor.-this is the vhdl code of arithmetic and logic unit of 16 bit microprocessor.
<Anshul> 在 2024-11-20 上传 | 大小：145kb | 下载：0

[VHDL编程] hadder

说明：这是一个8位全加器，利用vhdl完成了电路的构成，-this is a 8 bit adder,
<朱金涛> 在 2024-11-20 上传 | 大小：155kb | 下载：0

[VHDL编程] A01

说明：利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下载线源代码及线路图。可用来烧录Xilinx,Lattice,Altera等厂家的CPLD/FPGA.-Using XC9572-TQFP100 (Xilinx CPLD) produced by multi-CPLD/FPGA download cable ISP in the source code and circuit diagram
<李德明> 在 2024-11-20 上传 | 大小：3.08mb | 下载：0

[VHDL编程] Multi_Debug_Card

说明：利用Xilinx XC2C128（Xilinx CPLD）制做的台式电脑的Debug卡及原理图，对于不开机的主板，能侦测出CPU到北桥之间具体那根信号线空焊，用于快速维修不开机之主板。-The use of Xilinx XC2C128 (Xilinx CPLD) desktop computer system to do the Debug Card and schematic diagram for the motherboard
<李德明> 在 2024-11-20 上传 | 大小：1.17mb | 下载：0

[VHDL编程] guard_against_theft

说明：利用XC9572－PQ44（Xilinx CPLD）制作的一款家用防盗报警器的Verilog源代码及原理图，当房门打开后，15秒内若没有按下Key1,则会自动拨打设定手机号（当然，要另连接一台手机）-Using XC9572-PQ44 (Xilinx CPLD) produced by a home burglar alarm of the Verilog source code and the schematic diagram, w
<李德明> 在 2024-11-20 上传 | 大小：897kb | 下载：0

[VHDL编程] bin2bcd

说明：Binary to BCD converter
<Natacho> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] testMem

说明：Example of a FPGA memory controler
<Natacho> 在 2024-11-20 上传 | 大小：7kb | 下载：0

[VHDL编程] EDA

说明：用VHDL语言编写的时钟显示的源程序代码-VHDL language used to display the clock source code
<shulin> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Example-b3-1

说明：ALTER FPGA/GPLD设计（初级篇）的源码，只是其中的一部分供大家参考，如果还有用到其他的，请联系我-ALTER FPGA/GPLD design (primary chapter) of the source, is only one part of it for public consultation, if there are other uses, please contact me
<宋振丰> 在 2024-11-20 上传 | 大小：852kb | 下载：0

[VHDL编程] lpm_mult0

说明：在Quartus2的编程环境下以VHDL语言来实现 32*32 的高速计算-Quartus2 programming environment in the VHDL language under 32* 32 high-speed computing
<CAR> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ADCINT

说明：基于VHDL语言的A/D采样控制程序，程序采用状态机实现的-Based on the VHDL language, A/D sampling control procedures, procedures for the use of state machine to achieve the
<zhangzhen> 在 2024-11-20 上传 | 大小：163kb | 下载：0