[VHDL编程] miaobiao

说明：用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。-Verilog HDL prepared with a stopwatch designed to achieve the hundredth of a second, one-tenth of seconds, seconds, 10 seconds and other functions.
<maylag> 在 2024-11-20 上传 | 大小：6kb | 下载：0

[VHDL编程] VerilogHDL

说明：一些很有用的verilog源码 希望对大家有帮助- some very useful source of Verilog， I hope it is helpful to all of us 。
<林涛> 在 2024-11-20 上传 | 大小：913kb | 下载：0

[VHDL编程] Altera_8051_IPcore_v1.2

说明：Alera 的8051 IP core的示例文件5个-Alera the 8051 IP core of the sample file 5
<zheng> 在 2024-11-20 上传 | 大小：1.8mb | 下载：0

[VHDL编程] lift

说明：我自己写的六层电梯程序，用的语言是VHDL，还有仿真的图，非常有用，-I wrote it myself six lift procedures, the language used is VHDL, simulation of the Fig also, very useful,
<易勇辉> 在 2024-11-20 上传 | 大小：158kb | 下载：0

[VHDL编程] EDA-basedtechnologiessuchasprecisionmulti-function

说明：在对三种测频方法进行分析的基础上，介绍了基于EDA技术的等精度测频原理。给出采用AT89C51实现控制并通过FPGA来设计多功能等精度数字频率计的具体方法。该频率计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。-Frequency of three methods of analysis based on EDA technology based on the principle of frequency measuremen
<何蓓> 在 2024-11-20 上传 | 大小：133kb | 下载：0

[VHDL编程] 4m

说明：使用VHDL语言产生4M分频，用于描述硬件功能-4M generated using the VHDL language frequency, used to describe the hardware features
<yigezi> 在 2024-11-20 上传 | 大小：54kb | 下载：0

[VHDL编程] add

说明：一位全加器源码实现了MAX及其一系列器件实现全加的功能-A full adder and its source code to achieve the MAX series of devices to achieve the functions of the All-Canadian
<yigezi> 在 2024-11-20 上传 | 大小：13kb | 下载：0

[VHDL编程] DECODER

说明：decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能-decoder3_8 to achieve the realization of the FPGA or CPLD decoder functions 3-8
<yigezi> 在 2024-11-20 上传 | 大小：17kb | 下载：0

[VHDL编程] compare4

说明：这是一个4位比较器的程序，利用VHDL语言运用在FPGA等硬件上-failed to translate
<yigezi> 在 2024-11-20 上传 | 大小：19kb | 下载：0

[VHDL编程] m8

说明：这是一个8分频的VHDL语言设计程序，也可以看成是8进制计数器-This is an 8-frequency design process of the VHDL language can also be seen as a hexadecimal counter 8
<yigezi> 在 2024-11-20 上传 | 大小：44kb | 下载：0

[VHDL编程] light

说明：用VHDL语言实现交通灯的设计,并与硬件相连接.-VHDL language with the design of traffic signals, and connected with the hardware.
<张艳> 在 2024-11-20 上传 | 大小：69kb | 下载：0

[VHDL编程] Alarm

说明：用verilog HDL 写的时钟程序，在DE2上实现了。-Alarm program based on Verilog HDL, run on DE2 Board
<张智> 在 2024-11-20 上传 | 大小：138kb | 下载：0