资源列表

« 1 2 ... .60 .61 .62 .63 .64 3565.66 .67 .68 .69 .70 ... 4311 »

[VHDL编程vhdl

说明:通用寄存器,移位寄存器,简单状态机,直流电机控制器,-General registers, shift register, a simple state machine, DC motor controllers, etc.
<thqchinaxy> 在 2025-01-20 上传 | 大小:17kb | 下载:0

[VHDL编程vhdl1

说明:VHDL的几种状态机,双进程单进程以及其它类型。-Several VHDL state machine, dual-process single process, as well as other types.
<thqchinaxy> 在 2025-01-20 上传 | 大小:2kb | 下载:0

[VHDL编程vhdl

说明:VHDL的论文,有关出租车计费器的设计,很好。-VHDL
<黄凯> 在 2025-01-20 上传 | 大小:3kb | 下载:0

[VHDL编程cpu(FinalWithYS)

说明:verilog实现的八位CPU,包括乘法、除法以及多种寻址方式。代码中包括测试模块,可以直接在试验箱上运行。-verilog to achieve the eight CPU, including multiplication, division, as well as addressing a variety of ways. Code, including test modules, can be run directly in t
<鲁迪> 在 2025-01-20 上传 | 大小:8kb | 下载:0

[VHDL编程FIR_Filter_Base_on_FPGA

说明:详尽的讲述了FIR滤波器在FPGA上的实现思路-Detailed story of the FIR filter in FPGA realization of ideas
<yeping> 在 2025-01-20 上传 | 大小:350kb | 下载:0

[VHDL编程Altera_timing

说明:本文件讲述了Altera的FPGA的时序原理-This document describes Altera' s FPGA timing principle
<yeping> 在 2025-01-20 上传 | 大小:1.46mb | 下载:0

[VHDL编程uart

说明:用FPGA实现uart的verilog源码,包含standard framing error, parity control and overrun detection.-The UART design was designed from a standard uart function with a read/write microprocessor interface. It includes standard framing
<wangyu> 在 2025-01-20 上传 | 大小:2kb | 下载:0

[VHDL编程spi_master_control

说明:VHDL SPI 控制器FPGA官网提供-VHDL SPI controller FPGA to provide official website
<lonely_vv> 在 2025-01-20 上传 | 大小:655kb | 下载:0

[VHDL编程VHDL

说明: 微波炉定时控制器的设计,已成功经过调试,并有相应的课程设计报告-Microwave oven controller design from time to time, after successfully testing and a corresponding report of the curriculum design
<林君霞 > 在 2025-01-20 上传 | 大小:183kb | 下载:0

[VHDL编程MulAddAbs

说明:9 bit multiplier in VHDL
<khan> 在 2025-01-20 上传 | 大小:2kb | 下载:0

[VHDL编程uart

说明:使用VERILOG实现自己定以的UART算法,只要自己看懂了,再修给下下就可以使用了-VERILOG use to achieve their own set of UART algorithm, as long as my understood, and then repair to the next can be used under
<邓军> 在 2025-01-20 上传 | 大小:5kb | 下载:0

[VHDL编程PS2_IP_CORE

说明:该IP核是一个ps2键盘的源代码(vhdl语言)-The IP core is a ps2 keyboard source code (vhdl language)
<liushui> 在 2025-01-20 上传 | 大小:26kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 3565.66 .67 .68 .69 .70 ... 4311 »

源码中国 www.ymcn.org