[VHDL编程] out

说明：verilog语言编写的米勒解码的输出模块加仿真波形正确了-Miller verilog language decoder output waveform simulation module plus correct
<kinki> 在 2025-01-20 上传 | 大小：229kb | 下载：0

[VHDL编程] state

说明：verilog语言编写的miller解码的状态转换模块，这个是仿真成功了的-verilog language miller decoding module state transition, this is the successful simulation of the
<kinki> 在 2025-01-20 上传 | 大小：269kb | 下载：0

[VHDL编程] miller_decode

说明：miller整体解码模块没有作成功，但是应该离重点不远。有高手给指点下把-miller overall lack of success of decoding module, but the focus should be not far away. Have a master to the point under the
<kinki> 在 2025-01-20 上传 | 大小：266kb | 下载：0

[VHDL编程] sy9

说明：交通灯 VHDL 程序，程序功能：红灯绿灯各9秒，黄灯3秒-Traffic lights VHDL program, the program features: 9 seconds of red light and green light, 3 seconds of yellow light
<felix> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] LMX2347

说明：VHDL code for LMX2347(Phase lock loop)
<praveen kumar> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] dianyabiao

说明：数字电压表vhdl源程序，一个很不错的东西，欢迎大家有点帮助。-Vhdl source digital voltage meter, a very good thing, welcome to some extent.
<张炯> 在 2025-01-20 上传 | 大小：3kb | 下载：0

[VHDL编程] automat

说明：automat. in VHDL. This was write in xillinix program
<adziolek> 在 2025-01-20 上传 | 大小：270kb | 下载：0

[VHDL编程] dekoder

说明：dekoder code s Gray to cod „ 1 from 16”. This is program i VHDL-dekoder code s Gray to cod „ 1 from 16”. This is program i VHDL
<adziolek> 在 2025-01-20 上传 | 大小：226kb | 下载：0

[VHDL编程] Counter_VhdlCode

说明：it is a simple counter written in vhdl , can be simulated using model sim worked on xillinx for fpga.
<aya> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Frequency_Divider_VhdlCode

说明：a very good frequency divider code for fpgas>
<aya> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] A_study_about_FPGA_based_digital_filters

说明：Digital hilbert transformers for FPGA-based phase-locked loops
<Frank> 在 2025-01-20 上传 | 大小：511kb | 下载：0

[VHDL编程] avalon_pwm

说明：altera公司的PWM设计，非常详细！-altera' s PWM design, very detailed!
<殷金坚> 在 2025-01-20 上传 | 大小：2.32mb | 下载：0