[VHDL编程] light

说明：用vhdl语言实现交通灯控制，可以用quartus2软件打开并仿真，经本人仿真无误。-Vhdl language used to control traffic lights can be turned on and quartus2 software simulation, simulation accuracy, as I am.
<杨帆> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Racinggame

说明：赛车游戏，VHDL数字系统设计，经过QUARTUS的验证，非常好用，有非常丰富的解释，游戏有赛道，碰赛道者挂，GAME OVER-Racing game, VHDL digital system design, through verification QUARTUS, very easy to use, has a very rich interpretation, games have the track circuit are l
<ayls> 在 2025-01-20 上传 | 大小：3.34mb | 下载：0

[VHDL编程] miaobiao

说明：秒表功能，自带工程，EDA的设计平台QuartusⅡ-Stopwatch functions, bring their own works
<huliyan> 在 2025-01-20 上传 | 大小：1.52mb | 下载：0

[VHDL编程] vhdl-arm-core

说明：用vhdl语言实现arm内核，压缩包中有19个代码共同组成这个arm内核，程序比较大，应用时要注意那个代码是顶层实体。用quartus2软件即可打开仿真。-Vhdl language used arm core, compressed package code of 19 common core component of this arm, procedures, and application code should be noted
<杨帆> 在 2025-01-20 上传 | 大小：41kb | 下载：0

[VHDL编程] web

说明：模拟网络串行通信 近期对计算机间通信比较感兴趣，同时研究usb通信原理，起步为串行通信于是想为更好地理解其机理做一定基础性研究，故做了异步串行通信设计实验。 经过QUARTUS验证，获得了一等奖！-Simulation of the recent serial communication network between the communication of more interested in computers, commun
<ayls> 在 2025-01-20 上传 | 大小：1.77mb | 下载：0

[VHDL编程] FIFO

说明：用verilog实现异步FIFO，代码中有两个模块，使用时注意顶层模块和底层模块，用quartus2即可打开直接使用。-Verilog using Asynchronous FIFO, the code has two modules, when the attention of top-level module and the bottom module, with direct access to open quartus2.
<杨帆> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] flash_loader_II_for_2c20

说明：FLASH_LOADERII是cpld配置fpga的程序。运行在quartus60环境下。-Fpga configuration FLASH_LOADERII is cpld procedures. Run on quartus60 environment.
<刘飞> 在 2025-01-20 上传 | 大小：854kb | 下载：0

[VHDL编程] S6_LCD_V

说明：利用FPGA和硬件描述语言来控制字符型液晶显示器的读写-The use of FPGA and hardware descr iption language to control the read and write character LCD display
<刘飞> 在 2025-01-20 上传 | 大小：797kb | 下载：0

[VHDL编程] song

说明：歌曲是什么名字我忘了，代码仅提供一个用verilog编写音乐的模板，想编写什么音乐就往里边套用格式就行了。 本程序无法用软件实现仿真音乐效果，当然可以仿真波形输出，真实音乐效果需用开发板仿真才行，所以就不附仿真图了 用quartus2软件打开即可。 -What are the names of songs I forgot, the code with verilog only prepared to provide a t
<杨帆> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] S8_VGA

说明：1。源文件保存在src目录，QII的工程文件保存在Proj目录； 2。程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色， 可以使用嵌入式逻辑分析仪观测信号； 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。-1. Source file stored in the src directory, QII stored in the project fil
<刘飞> 在 2025-01-20 上传 | 大小：614kb | 下载：0

[VHDL编程] dianti

说明：用verilog写的电梯控制器内附测试文件和实验报告 -Use verilog to write elevator controller with the test documentation and test reports
<黎德才> 在 2025-01-20 上传 | 大小：653kb | 下载：0

[VHDL编程] jiafaqi

说明：Verilog 16位超前进位加法器源码-Verilog 16 bit CLA source
<黎德才> 在 2025-01-20 上传 | 大小：4kb | 下载：0